采用FPGA 實(shí)現(xiàn)π/ 4 DQPSK調(diào)制器--\r\n北 方 交 通 大 學(xué) 學(xué) 報(bào)
資源簡(jiǎn)介：采用FPGA 實(shí)現(xiàn)π/ 4 DQPSK調(diào)制器--\r\n北 方 交 通 大 學(xué) 學(xué) 報(bào)
上傳時(shí)間： 2013-08-11
上傳用戶：stampede
資源簡(jiǎn)介：采用FPGA 實(shí)現(xiàn)π/ 4 DQPSK調(diào)制器-- 北 方 交 通 大 學(xué) 學(xué) 報(bào)
上傳時(shí)間： 2014-12-03
上傳用戶：ruan2570406
資源簡(jiǎn)介： 數(shù)字式π/4-DQPSK是一種線性窄帶調(diào)制技術(shù)，具有頻譜利用率高、頻譜特性好、抗衰落性能強(qiáng)、可用非相干解調(diào)等突出特點(diǎn)。在移動(dòng)通信、衛(wèi)星通信中得到廣泛應(yīng)用。 本文介紹了π/4-DQPSK調(diào)制解調(diào)的基本原理和各個(gè)模塊的設(shè)計(jì)實(shí)現(xiàn)；完成了調(diào)制解調(diào)算法的Matlab...
上傳時(shí)間： 2013-04-24
上傳用戶：June
資源簡(jiǎn)介：實(shí)現(xiàn)π／4-DQPSK調(diào)制的一種快速算法.針對(duì)rd4．DQPSK調(diào)制數(shù)字化實(shí)現(xiàn)的運(yùn)算量大、高速調(diào)制難的問(wèn)題，提出了一種適合于數(shù)字調(diào)制的 快速算法
上傳時(shí)間： 2013-12-22
上傳用戶：jjj0202
資源簡(jiǎn)介：DVB-S(Digital Video Broadcasting bv Satellite)調(diào)制器是符合DVB-S協(xié)議的數(shù)字電視前端設(shè)備之一，也滿足我國(guó)數(shù)字電視衛(wèi)星廣播標(biāo)準(zhǔn)，該設(shè)備可以廣泛應(yīng)用于數(shù)字電視衛(wèi)星業(yè)務(wù)和相關(guān)數(shù)字電視業(yè)務(wù)。本文主要闡述了基于FPGA實(shí)現(xiàn)DVB-S調(diào)制器的信道編碼和調(diào)制，按功能...
上傳時(shí)間： 2013-04-24
上傳用戶：gmh1314
資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)的DA轉(zhuǎn)換器，有說(shuō)明和源碼，VDHL文件。\\r\\nA PLD Based Delta-Sigma DAC\\r\\nDelta-Sigma modulation is the simple, yet powerful,\\r\\ntechnique responsible for the extraordinary\\r\\nperformance and low cost of today s audio CD\\r\\...
上傳時(shí)間： 2013-08-22
上傳用戶：dudu1210004
資源簡(jiǎn)介：FPGA，圖像處理，采用 FPGA 實(shí)現(xiàn)視頻和圖像處理設(shè)計(jì)。
上傳時(shí)間： 2013-12-30
上傳用戶：Togetherheronce
資源簡(jiǎn)介：FPGA，圖像處理，采用 FPGA 實(shí)現(xiàn)視頻和圖像處理設(shè)計(jì)。
上傳時(shí)間： 2013-11-11
上傳用戶：417313137
資源簡(jiǎn)介：DDR控制器的VHDL源代碼.采用FPGA實(shí)現(xiàn)DDR接口控制器,適用于Altera的FPGA,最高頻率可到100M
上傳時(shí)間： 2014-12-02
上傳用戶：bcjtao
資源簡(jiǎn)介：此文檔為采用FPGA實(shí)現(xiàn)的以太網(wǎng)MAC層，以及嵌入式的TCP/IP協(xié)議棧
上傳時(shí)間： 2014-11-30
上傳用戶：libenshu01
資源簡(jiǎn)介：這是一個(gè)采用FPGA實(shí)現(xiàn)PCI接口的運(yùn)動(dòng)控制卡，全部實(shí)現(xiàn)的論文資料，是我的碩士畢業(yè)論文，請(qǐng)指正，
上傳時(shí)間： 2014-01-13
上傳用戶：龍飛艇
資源簡(jiǎn)介：采用c++實(shí)現(xiàn)的文本編輯器 采用了數(shù)據(jù)結(jié)構(gòu)中的雙鏈表實(shí)現(xiàn)
上傳時(shí)間： 2016-05-17
上傳用戶：sqq
資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)的DA轉(zhuǎn)換器，有說(shuō)明和源碼，VDHL文件。 A PLD Based Delta-Sigma DAC Delta-Sigma modulation is the simple, yet powerful, technique responsible for the extraordinary performance and low cost of today s audio CD players. The simple...
上傳時(shí)間： 2016-06-10
上傳用戶：bjgaofei
資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)的ADC采樣器，用VHDL編寫，8個(gè)模擬信號(hào)通道地址,8位數(shù)據(jù)輸出
上傳時(shí)間： 2014-01-10
上傳用戶：星仔
資源簡(jiǎn)介：CS5532用戶手冊(cè)。 CS5532是美國(guó)CRYSTAL公司最新△∑模數(shù)轉(zhuǎn)換器,由于運(yùn)用了電荷平衡技術(shù),其性能可以達(dá)到24位,內(nèi)部有一個(gè)極低噪聲增益可選的載波穩(wěn)定儀表放大器和一個(gè)4階△∑調(diào)制器,三線串行接口,可直接與單片機(jī)連接,非常適合測(cè)量稱重傳感器輸出的直流毫伏信...
上傳時(shí)間： 2016-08-28
上傳用戶：wsf950131
資源簡(jiǎn)介：詳細(xì)說(shuō)明了pi/4 DQPSK 調(diào)制、解調(diào)，RRC 匹配濾波器設(shè)計(jì)， BER 蒙特卡洛仿真，rayleigh衰落下的系統(tǒng)仿真。 文檔中附有各個(gè)模塊的Matlab code。
上傳時(shí)間： 2016-10-24
上傳用戶：dengzb84
資源簡(jiǎn)介：自己編寫的,采用DSP實(shí)現(xiàn)字符疊加的程序,基于合眾達(dá)SEED-DEC643的扳子,CCS2.2環(huán)境,原來(lái)的例程是采用FPGA實(shí)現(xiàn)字符疊加的,改程序完全采用DSP進(jìn)行疊加.
上傳時(shí)間： 2017-01-23
上傳用戶：zhenyushaw
資源簡(jiǎn)介：采用FPGA實(shí)現(xiàn)色彩空間轉(zhuǎn)換R’G’B’ to Y’CbCr的VHDL和verilog源代碼,支持xilinx的各種器件.
上傳時(shí)間： 2013-12-12
上傳用戶：lps11188
資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)的ADC采樣器,用vhdl編寫，spi總線
上傳時(shí)間： 2017-03-25
上傳用戶：ve3344
資源簡(jiǎn)介：基于TMS320C54x 實(shí)現(xiàn)πP4- DQPSK 調(diào)制 信息產(chǎn)業(yè)部電子第十研究所
上傳時(shí)間： 2013-12-03
上傳用戶：dongqiangqiang
資源簡(jiǎn)介：VHDL編寫的基于FPGA的4-8交織器代碼，有需要的下來(lái)看看
上傳時(shí)間： 2017-08-20
上傳用戶：daoxiang126
資源簡(jiǎn)介：采用FPGA實(shí)現(xiàn)了兩套IDE接口功能，設(shè)計(jì)支持PIO和Ultra DMA傳輸模式，文章側(cè)重于介紹用FPGA實(shí)現(xiàn)IDE接口協(xié)議的具體方法。
上傳時(shí)間： 2017-09-08
上傳用戶：時(shí)代電子小智
資源簡(jiǎn)介：該文檔為采用FPGA實(shí)現(xiàn)醫(yī)療成像總結(jié)文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2022-03-31
上傳用戶：
資源簡(jiǎn)介：本文將高效數(shù)字調(diào)制方式QAM和軟件無(wú)線電技術(shù)相結(jié)合，在大規(guī)模可編程邏輯器件FPGA上對(duì)16QAM算法實(shí)現(xiàn)。在當(dāng)今頻譜資源日趨緊缺的情況下有很大現(xiàn)實(shí)意義。 論文對(duì)16QAM軟件實(shí)現(xiàn)的基礎(chǔ)理論，帶通采樣理論、變速率數(shù)字信號(hào)處理相關(guān)抽取內(nèi)插技術(shù)做了推導(dǎo)和分析；深入...
上傳時(shí)間： 2013-07-10
上傳用戶：kennyplds
資源簡(jiǎn)介：本文以電子不停車收費(fèi)系統(tǒng)課題為背景，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的π/4-DOPSK全數(shù)字中頻發(fā)射機(jī)和接收機(jī)。π/4-DQPSK廣泛應(yīng)用于移動(dòng)通信和衛(wèi)星通信中，具有頻帶利用率高、頻譜特性好、抗衰落性能強(qiáng)的特點(diǎn)。 近年來(lái)現(xiàn)場(chǎng)可編程門陣列(FPGA)器件在芯片邏輯規(guī)模和處理...
上傳時(shí)間： 2013-07-18
上傳用戶：saharawalker
資源簡(jiǎn)介：本文將高效數(shù)字調(diào)制方式QAM和軟件無(wú)線電技術(shù)相結(jié)合，在大規(guī)模可編程邏輯器件FPGA上對(duì)16QAM算法實(shí)現(xiàn)。在當(dāng)今頻譜資源日趨緊缺的情況下有很大現(xiàn)實(shí)意義。 論文對(duì)16QAM軟件實(shí)現(xiàn)的基礎(chǔ)理論，帶通采樣理論、變速率數(shù)字信號(hào)處理相關(guān)抽取內(nèi)插技術(shù)做了推導(dǎo)和分析；深入...
上傳時(shí)間： 2013-07-29
上傳用戶：hwl453472107
資源簡(jiǎn)介：數(shù)字高清電視是當(dāng)前世界上最先進(jìn)的圖像壓縮編碼技術(shù)和數(shù)字傳輸技術(shù)的結(jié)合，是高技術(shù)競(jìng)爭(zhēng)的焦點(diǎn)之一。其中，信道處理系統(tǒng)及其相關(guān)芯片更是集中了數(shù)字信號(hào)處理、前向糾錯(cuò)編解碼等數(shù)字電視傳輸?shù)暮诵募夹g(shù)，成為設(shè)計(jì)和開(kāi)發(fā)整個(gè)數(shù)字電視系統(tǒng)的關(guān)鍵技術(shù)之一。本文以...
上傳時(shí)間： 2013-07-10
上傳用戶：gmh1314
資源簡(jiǎn)介：本文研究的視頻處理系統(tǒng)是上海市科委技術(shù)攻關(guān)基金項(xiàng)目“計(jì)算機(jī)視覺(jué)及其芯片化實(shí)現(xiàn)”的一部分，主要完成計(jì)算機(jī)視覺(jué)系統(tǒng)的一些基本工作，即視頻圖像的采集、預(yù)處理和顯示等。 視頻圖像采集和預(yù)處理系統(tǒng)以Xilinx公司Virtex-ⅡPro系列的FPGA為核心控制器件，結(jié)合...
上傳時(shí)間： 2013-07-26
上傳用戶：alia
資源簡(jiǎn)介：當(dāng)前，在系統(tǒng)級(jí)互連設(shè)計(jì)中高速串行I/O技術(shù)迅速取代傳統(tǒng)的并行I/O技術(shù)正成為業(yè)界趨勢(shì)。人們已經(jīng)意識(shí)到串行I/O“潮流”是不可避免的，因?yàn)樵诟哂?Gbps的速度下，并行I/O方案已經(jīng)達(dá)到了物理極限，不能再提供可靠和經(jīng)濟(jì)的信號(hào)同步方法。基于串行I/O的設(shè)計(jì)帶來(lái)許多...
上傳時(shí)間： 2013-05-29
上傳用戶：frank1234
資源簡(jiǎn)介：該文針對(duì)復(fù)雜信號(hào)實(shí)時(shí)處理的困難,提出了采用FPGA來(lái)實(shí)現(xiàn)信號(hào)處理的方法,并根據(jù)系統(tǒng)需要設(shè)計(jì)了一個(gè)嵌入式實(shí)驗(yàn)平臺(tái).根據(jù)FPGA實(shí)現(xiàn)信號(hào)處理的關(guān)鍵點(diǎn):設(shè)計(jì)合理的FPGA結(jié)構(gòu),體現(xiàn)算法的并行性和流水性,論文著重分析了用FPGA實(shí)現(xiàn)陣列結(jié)構(gòu)處理的具體方法和實(shí)現(xiàn)過(guò)程.論文...
上傳時(shí)間： 2013-04-24
上傳用戶：1427796291
