本文采用了技術比較成熟的VHDL語言進行設計,并使用Quartus II軟件進行時序仿真。由仿真結果可知,無論是在功能的實現上還是在搜索的準確性、高效性以及FPGA片上資源的利用率上,本設計方案都具有明顯的優越性。
關注B站賬號,站內消息自動回復給您下載驗證碼。
前往 B站:半導體科技觀察
蟲蟲下載站版權所有 京ICP備2021023401號-1