第二講:掌握Verilog的設計利器
資源簡介:第二講:掌握Verilog的設計利器
上傳時間: 2013-10-28
上傳用戶:jackandlee
資源簡介:第二講:掌握Verilog的設計利器
上傳時間: 2013-10-21
上傳用戶:大融融rr
資源簡介:第二講:掌握Verilog的設計利器
上傳時間: 2013-11-06
上傳用戶:sammi
資源簡介:第二講:掌握Verilog的設計利器
上傳時間: 2013-10-20
上傳用戶:hasan2015
資源簡介:是一本學習匯編程序設計的好書,里面有詳實的代碼事例,可以幫助你快速理解掌握匯編程序的設計方法!
上傳時間: 2015-08-17
上傳用戶:dongqiangqiang
資源簡介:統一建模語言UML是面向對象的設計利器,這里是一個用JAVA面向對象設計的典型例子
上傳時間: 2014-01-17
上傳用戶:13160677563
資源簡介:給初學單片機的40個實驗.對初學者來說,易于上手,能快速掌握單片機的設計方法.
上傳時間: 2014-08-19
上傳用戶:開懷常笑
資源簡介:《計算機組成原理》是計算機系的一門核心課程。但是它涉及的知識面非常廣,內容包括中央處理器、指令系統、存儲系統、總線和輸入輸出系統等方面,學生在學習該課程時,普遍覺得內容抽象難于理解。但借助于該計算機組成原理實驗系統,學生通過實驗環節,可以進...
上傳時間: 2013-04-24
上傳用戶:小強mmmm
資源簡介:C++:熟悉、掌握類的設計與實現,包含一份實驗報告及其相關代碼文件,有需要的可以互相學習下。
上傳時間: 2017-12-20
上傳用戶:2428357
資源簡介:在數字電視系統中,MPEG-2編碼復用器是系統傳輸的核心環節,所有的節目、數據以及各種增值服務都是通過復用打包成傳輸流傳輸出去。目前,只有少數公司掌握復用器的核心算法技術,能夠采用MPEG-2可變碼率統計復用方法提高帶寬利用率,保證高質量圖像傳輸。由于...
上傳時間: 2013-08-03
上傳用戶:gdgzhym
資源簡介:本文利用Verilog HDL 語言自頂向下的設計方法設計多功能數字鐘,突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優點,并通過Altera QuartusⅡ 4.1 和ModelSim
上傳時間: 2013-07-21
上傳用戶:ve3344
資源簡介:基于FPGA的交通燈的設計 有Verilog HDL 源碼、仿真圖與引腳配置圖,已下載實現\r\n
上傳時間: 2013-08-18
上傳用戶:BOBOniu
資源簡介:有關Verilog的硬件實現VGA設計的代碼。
上傳時間: 2013-08-18
上傳用戶:ghostparker
資源簡介:基于FPGA的多功能數字鐘的設計與實現 內附有詳盡的Verilog HDL源碼,其功能主要有:時間設置,時間顯示,跑表,分頻,日期設置,日期顯示等
上傳時間: 2013-08-18
上傳用戶:問題問題
資源簡介:基于cpld的pwm控制設計\r\n采用vhdl.Verilog語言設計\r\n對大家比較有用
上傳時間: 2013-08-20
上傳用戶:sk5201314
資源簡介:本文利用Verilog HDL 語言自頂向下的設計方法設計多功能數字鐘,突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優點,并通過Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成綜合、仿真。此程序通過下載到FPGA 芯片后,可應用于實際的數字鐘顯示中...
上傳時間: 2013-11-10
上傳用戶:hz07104032
資源簡介:學生成績管理系統 C語言 1、掌握結構化設計方法。 2、了解大型軟件的設計技術 3、在實際應用背景下靈活運用線性表的順序存儲結構和鏈式存儲結構。 4、靈活運用線性表上的各種基本運算,完成題目需求。 5、在實例中運用排序與查找算法。
上傳時間: 2013-12-06
上傳用戶:VRMMO
資源簡介:采用Verilog HDL設計,在掌宇智能開發板上得到實現 根據搶答器的原理,整個電路可劃分為三部分:采樣電路、門控電路和譯碼電路
上傳時間: 2013-12-21
上傳用戶:zgu489
資源簡介:異步FIFO控制器的設計 主要用于異步先進先出控制器的設計。 所用語言Verilog HDL.
上傳時間: 2014-11-05
上傳用戶:bjgaofei
資源簡介:D觸發器的設計 主要用在時序電路中。 所用語言為Verilog HDL.
上傳時間: 2014-06-23
上傳用戶:ywqaxiwang
資源簡介:用一位全加器組成四位全加器. 所用語言是Verilog HDL. 主要用在加法器的設計中。
上傳時間: 2015-05-02
上傳用戶:zukfu
資源簡介:指令譯碼電路的設計。 主要用在數字電路的設計中。 所用語言為Verilog HDL.
上傳時間: 2015-05-02
上傳用戶:h886166
資源簡介:DSP中巴特沃思濾波器的設計使用Verilog編寫.
上傳時間: 2015-05-06
上傳用戶:三人用菜
資源簡介:推薦下載,Verilog處理器設計實例.體現了結構描述和寄存器傳輸描述的應用
上傳時間: 2015-05-14
上傳用戶:yuzsu
資源簡介:使用FPGA控制蜂鳴器的程序,用Verilog HDL設計,可以是蜂鳴器發出各種不同的聲音
上傳時間: 2013-12-21
上傳用戶:wendy15
資源簡介:1. 掌握數據庫設計和實現的基本方法。 掌握數據庫模式設計、分析和實現的方法,理解規范化的作用
上傳時間: 2014-01-26
上傳用戶:litianchu
資源簡介:第一章 數字信號處理、計算、程序、 算法和硬線邏輯的基本概念 第二章 Verilog HDL設計方法概述 第三章 Verilog HDL的基本語法 第四章 不同抽象級別的Verilog HDL模型 第五章 基本運算邏輯和它們的Verilog HDL模型 第六章 運算和數據流動控制邏輯
上傳時間: 2014-01-27
上傳用戶:sclyutian
資源簡介:硬件描述語言,Verilog HDL,實現了解碼器的設計
上傳時間: 2013-12-22
上傳用戶:sclyutian
資源簡介:給出了單片機試驗的幾個小程序!通過實驗可以讓初學者最快的掌握匯編語言的基本設計方法!
上傳時間: 2015-08-05
上傳用戶:杜瑩12345
資源簡介:多功能數字鐘電路設計 掌握數字電路系統的設計方法、裝調技術及數字鐘的功能擴展電路的設計
上傳時間: 2015-08-23
上傳用戶:colinal