Verilog HDL 數字設計教程(賀敬凱) - 免費下載

可編程邏輯資源 文件大小：3550 K

?? 資源詳細信息

文件格式
未知
所屬分類
上傳用戶
上傳時間
文件大小
3550 K
所需積分
2 積分
推薦指數
????? (5/5)

?? 溫馨提示：本資源由用戶 【啟明】 上傳分享，僅供學習交流使用。如有侵權，請聯系我們刪除。

資源簡介

　　Verilog HDL 數字設計教程【作者：賀敬凱；出版社：西安電子科技大學出版社】（本資料為ppt）
　　內容簡介：介紹了Verilog HDL語言，狀態機設計，仿真，還有好幾個可綜合設計的舉例，除了常見的，還有空調控制器的設計，飲料自動售賣機的設計，AD采樣控制電路等。
　　第1章 Verilog HDL數字設計綜述

　　第2章 Verilog HDL基本概念

　　第3章 Verilog HDL常用建模方法

　　第4章 Verilog HDL常用電路設計

　　第5章 同步有限狀態機設計

　　第6章 Verilog HDL仿真技術

　　第7章 Verilog HDL可綜合設計舉例

　　第8章 CPU結構及其設計

源碼文件列表

?? 共 12 個源碼文件 點擊文件名可在線查看源代碼

??
溫馨提示：點擊文件名或"查看源碼"按鈕可在線瀏覽源代碼，支持語法高亮顯示。

立即下載此資源

提示：下載后請用壓縮軟件解壓，推薦使用 WinRAR 或 7-Zip

資源說明

?? 下載說明

  • 下載需消耗 2積分
  • 24小時內重復下載不扣分
  • 支持斷點續傳
  • 資源永久有效

?? 使用說明

  • 下載后用解壓軟件解壓
  • 推薦 WinRAR 或 7-Zip
  • 如有密碼請查看說明
  • 解壓后即可使用

?? 積分獲取

  • 上傳資源獲得積分
  • 每日簽到免費領取
  • 邀請好友注冊獎勵
  • 查看詳情 →

相關標簽

點擊標簽查看更多相關資源：

相關資源推薦