相 關(guān) 資 源

• WP374 Xilinx FPGA的部分重配置免費(fèi)下載

  資源簡(jiǎn)介：WP374 Xilinx FPGA的部分重配置

  標(biāo)簽： Xilinx FPGA 374 WP

  上傳時(shí)間： 2013-11-11

  上傳用戶：zhaoke2005

• WP374 Xilinx FPGA的部分重配置免費(fèi)下載

  資源簡(jiǎn)介：WP374 Xilinx FPGA的部分重配置

  標(biāo)簽： Xilinx FPGA 374 WP

  上傳時(shí)間： 2013-11-03

  上傳用戶：文993

• FPGA_ASIC-基于ARM和FPGA的終端重配置硬件平臺(tái)的實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：該文檔為FPGA_ASIC-基于ARM和FPGA的終端重配置硬件平臺(tái)的實(shí)現(xiàn)講解文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………

  標(biāo)簽： FPGA arm

  上傳時(shí)間： 2022-02-23

  上傳用戶：jiabin

• Xilinx FPGA的配置設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：6.1 Xilinx FPGA的配置設(shè)計(jì)

  標(biāo)簽： Xilinx FPGA

  上傳時(shí)間： 2013-11-14

  上傳用戶：sqq

• 基于Xilinx FPGA的DDRSDRAM的Verilog控制代碼免費(fèi)下載

  資源簡(jiǎn)介：基于Xilinx FPGA的DDRSDRAM的Verilog控制代碼，使用的FPGA為Virtex-4，實(shí)現(xiàn)對(duì)DDRSDRAM的簡(jiǎn)單控制（對(duì)一系列地址的寫入和讀取）。

  標(biāo)簽： DDRSDRAM Verilog Xilinx FPGA

  上傳時(shí)間： 2013-08-07

  上傳用戶：ainimao

• 關(guān)于Xilinx FPGA的內(nèi)部結(jié)構(gòu)免費(fèi)下載

  資源簡(jiǎn)介：詳細(xì)介紹了 關(guān)于Xilinx FPGA的內(nèi)部結(jié)構(gòu)，熟悉內(nèi)部結(jié)構(gòu)對(duì)于編寫高效的代碼有十分重要的作用

  標(biāo)簽： Xilinx FPGA 內(nèi)部結(jié)構(gòu)

  上傳時(shí)間： 2013-08-09

  上傳用戶：dumplin9

• 基于Xilinx+FPGA的OFDM通信系統(tǒng)基帶設(shè)計(jì)-程序免費(fèi)下載

  資源簡(jiǎn)介：《基于Xilinx FPGA的OFDM通信系統(tǒng)基帶設(shè)計(jì)》附帶的代碼

  標(biāo)簽： Xilinx FPGA OFDM 通信系統(tǒng)

  上傳時(shí)間： 2014-01-10

  上傳用戶：15501536189

• 基于Xilinx+FPGA的OFDM通信系統(tǒng)基帶設(shè)計(jì)-程序免費(fèi)下載

  資源簡(jiǎn)介：《基于Xilinx FPGA的OFDM通信系統(tǒng)基帶設(shè)計(jì)》附帶的代碼

  標(biāo)簽： Xilinx FPGA OFDM 通信系統(tǒng)

  上傳時(shí)間： 2013-12-21

  上傳用戶：王慶才

• 基于SRAM的可重配置電路免費(fèi)下載

  資源簡(jiǎn)介：基于SRAM的可重配置電路

  標(biāo)簽： SRAM 可重配置 電路

  上傳時(shí)間： 2015-01-23

  上傳用戶：rocketrevenge

• Xilinx FPGA 的IP核免費(fèi)下載

  資源簡(jiǎn)介：Xilinx FPGA 的IP核，實(shí)現(xiàn)FFT功能的

  標(biāo)簽： Xilinx FPGA IP核

  上傳時(shí)間： 2013-12-12

  上傳用戶：han_zh

• VII板的電路原理圖,學(xué)習(xí)Xilinx FPGA的朋友們可以參考一下免費(fèi)下載

  資源簡(jiǎn)介：VII板的電路原理圖,學(xué)習(xí)Xilinx FPGA的朋友們可以參考一下

  標(biāo)簽： Xilinx FPGA VII 電路原理圖

  上傳時(shí)間： 2013-12-29

  上傳用戶：qq21508895

• Xilinx FPGA的MICROBLAZE處理器的SPI FLASH loader程序免費(fèi)下載

  資源簡(jiǎn)介：Xilinx FPGA的MICROBLAZE處理器的SPI FLASH loader程序

  標(biāo)簽： MICROBLAZE Xilinx loader FLASH

  上傳時(shí)間： 2014-11-14

  上傳用戶：縹緲

• Xilinx FPGA的PPC的VxWorks開(kāi)發(fā)向?qū)赓M(fèi)下載

  資源簡(jiǎn)介：Xilinx FPGA的PPC的VxWorks開(kāi)發(fā)向?qū)?/p>

  標(biāo)簽： VxWorks Xilinx FPGA PPC

  上傳時(shí)間： 2013-12-21

  上傳用戶：qilin

• FPGA的部分封裝圖免費(fèi)下載

  資源簡(jiǎn)介：FPGA的部分封裝圖，可以為大家省下不少功夫。

  標(biāo)簽： FPGA 分 封裝

  上傳時(shí)間： 2014-01-06

  上傳用戶：小眼睛LSL

• 詳細(xì)介紹了 關(guān)于Xilinx FPGA的內(nèi)部結(jié)構(gòu)免費(fèi)下載

  資源簡(jiǎn)介：詳細(xì)介紹了 關(guān)于Xilinx FPGA的內(nèi)部結(jié)構(gòu)，熟悉內(nèi)部結(jié)構(gòu)對(duì)于編寫高效的代碼有十分重要的作用

  標(biāo)簽： Xilinx FPGA 詳細(xì)介紹 內(nèi)部結(jié)構(gòu)

  上傳時(shí)間： 2017-08-15

  上傳用戶：youlongjian0

• 基于Xilinx FPGA的DDRSDRAM的Verilog控制代碼免費(fèi)下載

  資源簡(jiǎn)介：基于Xilinx FPGA的DDRSDRAM的Verilog控制代碼，使用的FPGA為Virtex-4，實(shí)現(xiàn)對(duì)DDRSDRAM的簡(jiǎn)單控制（對(duì)一系列地址的寫入和讀取）。

  標(biāo)簽： DDRSDRAM Verilog Xilinx FPGA

  上傳時(shí)間： 2014-01-22

  上傳用戶：duoshen1989

• 基于可重配置的OFDM基帶系統(tǒng)的FPGA設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：1992年5月，JoeMitola首次明確提出了軟件無(wú)線電的概念。軟件無(wú)線電將模塊化、標(biāo)準(zhǔn)化的硬件單元連接構(gòu)成硬件平臺(tái)，通過(guò)軟件加載實(shí)現(xiàn)各種無(wú)線通信功能。端到端重配置技術(shù)是在軟件無(wú)線電的基礎(chǔ)上發(fā)展起來(lái)的，該技術(shù)使通信系統(tǒng)不僅具有重配置的能力，還能提供一體...

  標(biāo)簽： OFDM FPGA 可重配置 基帶系統(tǒng)

  上傳時(shí)間： 2013-05-19

  上傳用戶：branblackson

• 基于Xilinx FPGA的溫控風(fēng)扇的設(shè)計(jì)(原文設(shè)計(jì)、源代碼及視頻地址)免費(fèi)下載

  資源簡(jiǎn)介：　　本設(shè)計(jì)的整體思路是：以Xilinx FPGA作為控制中心，通過(guò)提取熱釋電紅外傳感器感應(yīng)到的人體紅外線信息，并利用溫度傳感器DS18B20檢測(cè)環(huán)境溫度并直接輸出數(shù)字溫度信號(hào)給FPGA 進(jìn)行處理，在LED數(shù)碼管上顯示當(dāng)前環(huán)境溫度值以及預(yù)設(shè)溫度值。通過(guò)獨(dú)立鍵盤輸入預(yù)設(shè)...

  標(biāo)簽： Xilinx FPGA 溫控 地址

  上傳時(shí)間： 2013-11-14

  上傳用戶：dianxin61

• 軟件無(wú)線電平臺(tái)可重配置接口的實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：實(shí)現(xiàn)了一種用于上位機(jī)和FPGA處理板之間通信的可重配置接口，詳細(xì)介紹了該接口的包格式設(shè)計(jì)和FPGA邏輯設(shè)計(jì)。仿真結(jié)果表明，該可重配置接口能根據(jù)信令，實(shí)現(xiàn)準(zhǔn)實(shí)時(shí)在線參數(shù)配置，滿足多種主流通信體制的不同速率要求。

  標(biāo)簽： 軟件 無(wú)線電平臺(tái) 可重配置 接口

  上傳時(shí)間： 2013-10-22

  上傳用戶：herog3

• 基于Altera 28nm FPGA的100-Gbit OTN復(fù)用轉(zhuǎn)發(fā)器解決方案免費(fèi)下載

  資源簡(jiǎn)介：　　100-Gb光傳送網(wǎng)（OTN）復(fù)用轉(zhuǎn)發(fā)器 　　a. 提供連續(xù)數(shù)據(jù)范圍在600 Mbps到14.1 Gbps之間的串行收發(fā)器，通過(guò)使用方便的部分重新配置功能支持多標(biāo)準(zhǔn)客戶側(cè)接口； 　　b. 44個(gè)獨(dú)立發(fā)送時(shí)鐘域，提高了時(shí)鐘靈活性； 　　c. 收發(fā)器集成電信號(hào)散射補(bǔ)償（EDC...

  標(biāo)簽： Altera FPGA Gbit 100

  上傳時(shí)間： 2013-11-19

  上傳用戶：zhyiroy

• 基于Xilinx FPGA的溫控風(fēng)扇的設(shè)計(jì)(原文設(shè)計(jì)、源代碼及視頻地址)免費(fèi)下載

  資源簡(jiǎn)介：　　本設(shè)計(jì)的整體思路是：以Xilinx FPGA作為控制中心，通過(guò)提取熱釋電紅外傳感器感應(yīng)到的人體紅外線信息，并利用溫度傳感器DS18B20檢測(cè)環(huán)境溫度并直接輸出數(shù)字溫度信號(hào)給FPGA 進(jìn)行處理，在LED數(shù)碼管上顯示當(dāng)前環(huán)境溫度值以及預(yù)設(shè)溫度值。通過(guò)獨(dú)立鍵盤輸入預(yù)設(shè)...

  標(biāo)簽： Xilinx FPGA 溫控 地址

  上傳時(shí)間： 2013-11-12

  上傳用戶：cjf0304

• Xilinx FPGA開(kāi)發(fā)實(shí)用教程 田耕 徐文波免費(fèi)下載

  資源簡(jiǎn)介：《Xilinx FPGA開(kāi)發(fā)實(shí)用教程》系統(tǒng)講述了Xilinx FPGA的開(kāi)發(fā)知識(shí),包括FPGA開(kāi)發(fā)簡(jiǎn)介、Verilog HDL語(yǔ)言基礎(chǔ)、基于Xilinx芯片的HDL語(yǔ)言高級(jí)進(jìn)階、ISE開(kāi)發(fā)環(huán)境使用指南、FPGA配置電路及軟件操作、在線邏輯分析儀ChipScope的使用、基于FPGA的數(shù)字信號(hào)處理技術(shù)、基...

  標(biāo)簽： Xilinx FPGA

  上傳時(shí)間： 2022-06-09

  上傳用戶：aben

• WP151 - Xilinx FPGA的System ACE配置解決方案免費(fèi)下載

  資源簡(jiǎn)介：Design techniques for electronic systems areconstantly changing. In industries at the heart of thedigital revolution, this change is especially acute.Functional integration, dramatic increases incomplexity, new standards and protocols, cost...

  標(biāo)簽： System Xilinx FPGA 151

  上傳時(shí)間： 2014-12-28

  上傳用戶：康郎

• 基于Altera 28nm FPGA的100-Gbit OTN復(fù)用轉(zhuǎn)發(fā)器解決方案免費(fèi)下載

  資源簡(jiǎn)介：　　100-Gb光傳送網(wǎng)（OTN）復(fù)用轉(zhuǎn)發(fā)器 　　a. 提供連續(xù)數(shù)據(jù)范圍在600 Mbps到14.1 Gbps之間的串行收發(fā)器，通過(guò)使用方便的部分重新配置功能支持多標(biāo)準(zhǔn)客戶側(cè)接口； 　　b. 44個(gè)獨(dú)立發(fā)送時(shí)鐘域，提高了時(shí)鐘靈活性； 　　c. 收發(fā)器集成電信號(hào)散射補(bǔ)償（EDC...

  標(biāo)簽： Altera FPGA Gbit 100

  上傳時(shí)間： 2013-11-10

  上傳用戶：pzw421125

• WP151 - Xilinx FPGA的System ACE配置解決方案免費(fèi)下載

  資源簡(jiǎn)介：Design techniques for electronic systems areconstantly changing. In industries at the heart of thedigital revolution, this change is especially acute.Functional integration, dramatic increases incomplexity, new standards and protocols, cost...

  標(biāo)簽： System Xilinx FPGA 151

  上傳時(shí)間： 2013-11-23

  上傳用戶：kangqiaoyibie

• Xilinx spartan3 FPGA的最準(zhǔn)確權(quán)威的配置方法免費(fèi)下載

  資源簡(jiǎn)介：Xilinx spartan3 FPGA的最準(zhǔn)確權(quán)威的配置方法

  標(biāo)簽： spartan3 Xilinx FPGA 配置方法

  上傳時(shí)間： 2013-08-13

  上傳用戶：邶刖

• 基于MicroBlaze的FPGA重配置系統(tǒng)設(shè)計(jì) pdf免費(fèi)下載

  資源簡(jiǎn)介：基于MicroBlaze的FPGA重配置系統(tǒng)設(shè)計(jì).pdf

  標(biāo)簽： MicroBlaze FPGA 配置系統(tǒng)

  上傳時(shí)間： 2013-08-22

  上傳用戶：anng

• FPGA局部動(dòng)態(tài)可重配置的研究免費(fèi)下載

  資源簡(jiǎn)介：FPGA作為近年來(lái)集成電路發(fā)展中最快的分支之一，有關(guān)它的研究和應(yīng)用得到了迅速的發(fā)展。傳統(tǒng)的FPGA采用靜態(tài)配置的方法，所以在它的應(yīng)用生命周期中，它的功能就不能夠再改變，除非重新配置。動(dòng)態(tài)重配置系統(tǒng)在系統(tǒng)工作的過(guò)程中改變FPGA的結(jié)構(gòu)，包括全局重配置和局...

  標(biāo)簽： FPGA 局部 動(dòng)態(tài)可重配置

  上傳時(shí)間： 2013-04-24

  上傳用戶：william345

• 基于FPGA的嵌入式系統(tǒng)的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：本論文來(lái)自于863項(xiàng)目基于光互連自組織內(nèi)存服務(wù)體系(簡(jiǎn)稱MemoryBox)。本文主要研究Memory Box系統(tǒng)中基于可重配置計(jì)算架構(gòu)，軟硬件攜同設(shè)計(jì)方法，在Xilinx VIRTEX 2 Pro FPGA上設(shè)計(jì)實(shí)現(xiàn)嵌入式系統(tǒng)。由于嵌入式系統(tǒng)是Memory Box工作的平臺(tái)，所以硬件應(yīng)具有良好的...

  標(biāo)簽： FPGA 嵌入式系統(tǒng)

  上傳時(shí)間： 2013-06-11

  上傳用戶：tyler

• Xilinx FPGA全局時(shí)鐘資源的使用方法免費(fèi)下載

  資源簡(jiǎn)介：目前，大型設(shè)計(jì)一般推薦使用同步時(shí)序電路。同步時(shí)序電路基于時(shí)鐘觸發(fā)沿設(shè)計(jì)，對(duì)時(shí)鐘的周期、占空比、延時(shí)和抖動(dòng)提出了更高的要求。為了滿足同步時(shí)序設(shè)計(jì)的要求，一般在FPGA設(shè)計(jì)中采用全局時(shí)鐘資源驅(qū)動(dòng)設(shè)計(jì)的主時(shí)鐘，以達(dá)到最低的時(shí)鐘抖動(dòng)和延遲。 FPGA全局時(shí)...

  標(biāo)簽： Xilinx FPGA 全局時(shí)鐘資源

  上傳時(shí)間： 2014-01-01

  上傳用戶：maqianfeng