?? etester.fit.rpt
字號:
; Maximum fan-out node ; CLR ;
; Maximum fan-out ; 68 ;
; Total fan-out ; 596 ;
; Average fan-out ; 4.20 ;
+-----------------------------+---------------------+
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; BCLK ; 16 ; 1 ; 0 ; 8 ; 2 ; 32 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; CL ; 57 ; 4 ; 16 ; 0 ; 0 ; 3 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; CLR ; 93 ; 3 ; 27 ; 8 ; 3 ; 68 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; SEL[0] ; 68 ; 4 ; 22 ; 0 ; 0 ; 27 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; SEL[1] ; 61 ; 4 ; 20 ; 0 ; 1 ; 27 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; SEL[2] ; 70 ; 4 ; 24 ; 0 ; 0 ; 19 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; SPUL ; 59 ; 4 ; 18 ; 0 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; TCLK ; 17 ; 1 ; 0 ; 7 ; 0 ; 35 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; Turbo Bit ; I/O Standard ; Current Strength ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+-----------+--------------+------------------+-------------+----------------------+
; DATA[0] ; 58 ; 4 ; 18 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; 24mA ; Off ; Fitter ;
; DATA[1] ; 67 ; 4 ; 22 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; 24mA ; Off ; Fitter ;
; DATA[2] ; 82 ; 3 ; 27 ; 4 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; 24mA ; Off ; Fitter ;
; DATA[3] ; 69 ; 4 ; 24 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; 24mA ; Off ; Fitter ;
; DATA[4] ; 84 ; 3 ; 27 ; 5 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; 24mA ; Off ; Fitter ;
; DATA[5] ; 79 ; 3 ; 27 ; 4 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; 24mA ; Off ; Fitter ;
; DATA[6] ; 78 ; 3 ; 27 ; 3 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; 24mA ; Off ; Fitter ;
; DATA[7] ; 60 ; 4 ; 20 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; 24mA ; Off ; Fitter ;
; EEND ; 55 ; 4 ; 16 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; 24mA ; Off ; Fitter ;
; START ; 62 ; 4 ; 20 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; 24mA ; Off ; Fitter ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+-----------+--------------+------------------+-------------+----------------------+
+------------------------------------------------------------+
; I/O Bank Usage ;
+-------------------------------------------------------------
; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1 ; 4 / 22 ( 18 % ) ; 3.3V ; -- ;
; 2 ; 0 / 28 ( 0 % ) ; 3.3V ; -- ;
; 3 ; 5 / 26 ( 19 % ) ; 3.3V ; -- ;
; 4 ; 11 / 28 ( 39 % ) ; 3.3V ; -- ;
+----------+------------------+---------------+--------------+
+-----------------------------------------------------------------------------------------+
; All Package Pins ;
+------------------------------------------------------------------------------------------
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; I/O Standard ; Voltage ; I/O Type ;
+----------+------------+----------+----------------+--------------+---------+------------+
; 1 ; 0 ; 1 ; GND* ; ; ; Row I/O ;
; 2 ; 1 ; 1 ; GND* ; ; ; Row I/O ;
; 3 ; 2 ; 1 ; GND* ; ; ; Row I/O ;
; 4 ; 3 ; 1 ; GND* ; ; ; Row I/O ;
; 5 ; 4 ; 1 ; GND* ; ; ; Row I/O ;
; 6 ; 5 ; 1 ; GND* ; ; ; Row I/O ;
; 7 ; 6 ; 1 ; GND* ; ; ; Row I/O ;
; 8 ; ; 1 ; VCCIO1 ; ; 3.3V ; -- ;
; 9 ; ; 1 ; GND ; ; ; -- ;
; 10 ; 7 ; 1 ; GND* ; ; ; Row I/O ;
; 11 ; 8 ; 1 ; GND* ; ; ; Row I/O ;
; 12 ; 9 ; 1 ; *~nCSO~ / GND* ; LVTTL ; ; Row I/O ;
; 13 ; 10 ; 1 ; ^DATA0 ; ; ; -- ;
; 14 ; 11 ; 1 ; ^nCONFIG ; ; ; -- ;
; 15 ; ; 1 ; VCCA_PLL1 ; ; 1.5V ; -- ;
; 16 ; 12 ; 1 ; BCLK ; LVTTL ; ; Row I/O ;
; 17 ; 13 ; 1 ; TCLK ; LVTTL ; ; Row I/O ;
; 18 ; ; 1 ; GNDA_PLL1 ; ; ; -- ;
; 19 ; ; 1 ; GNDG_PLL1 ; ; ; -- ;
; 20 ; 14 ; 1 ; ^nCEO ; ; ; -- ;
; 21 ; 15 ; 1 ; ^nCE ; ; ; -- ;
; 22 ; 16 ; 1 ; ^MSEL0 ; ; ; -- ;
; 23 ; 17 ; 1 ; ^MSEL1 ; ; ; -- ;
; 24 ; 18 ; 1 ; ^DCLK ; ; ; -- ;
; 25 ; 19 ; 1 ; *~ASDO~ / GND* ; LVTTL ; ; Row I/O ;
; 26 ; 20 ; 1 ; GND* ; ; ; Row I/O ;
; 27 ; 21 ; 1 ; GND* ; ; ; Row I/O ;
; 28 ; 22 ; 1 ; GND* ; ; ; Row I/O ;
; 29 ; ; 1 ; VCCIO1 ; ; 3.3V ; -- ;
; 30 ; ; 1 ; GND ; ; ; -- ;
; 31 ; 23 ; 1 ; GND* ; ; ; Row I/O ;
; 32 ; 24 ; 1 ; GND* ; ; ; Row I/O ;
; 33 ; 25 ; 1 ; GND* ; ; ; Row I/O ;
; 34 ; 26 ; 1 ; GND* ; ; ; Row I/O ;
; 35 ; 27 ; 1 ; GND* ; ; ; Row I/O ;
; 36 ; 28 ; 1 ; GND* ; ; ; Row I/O ;
; 37 ; 29 ; 4 ; GND* ; ; ; Column I/O ;
; 38 ; 30 ; 4 ; GND* ; ; ; Column I/O ;
; 39 ; 31 ; 4 ; GND* ; ; ; Column I/O ;
; 40 ; 32 ; 4 ; GND* ; ; ; Column I/O ;
; 41 ; 33 ; 4 ; GND* ; ; ; Column I/O ;
; 42 ; 34 ; 4 ; GND* ; ; ; Column I/O ;
; 43 ; ; 1 ; GND ; ; ; -- ;
; 44 ; ; 4 ; VCCIO4 ; ; 3.3V ; -- ;
; 45 ; ; 1 ; GND ; ; ; -- ;
; 46 ; ; ; VCCINT ; ; 1.5V ; -- ;
; 47 ; 35 ; 4 ; GND* ; ; ; Column I/O ;
; 48 ; 36 ; 4 ; GND* ; ; ; Column I/O ;
; 49 ; 37 ; 4 ; GND* ; ; ; Column I/O ;
; 50 ; 38 ; 4 ; GND* ; ; ; Column I/O ;
; 51 ; 39 ; 4 ; GND* ; ; ; Column I/O ;
; 52 ; 40 ; 4 ; GND* ; ; ; Column I/O ;
; 53 ; 41 ; 4 ; GND* ; ; ; Column I/O ;
; 54 ; 42 ; 4 ; GND* ; ; ; Column I/O ;
; 55 ; 43 ; 4 ; EEND ; LVTTL ; ; Column I/O ;
; 56 ; 44 ; 4 ; GND* ; ; ; Column I/O ;
; 57 ; 45 ; 4 ; CL ; LVTTL ; ; Column I/O ;
; 58 ; 46 ; 4 ; DATA[0] ; LVTTL ; ; Column I/O ;
; 59 ; 47 ; 4 ; SPUL ; LVTTL ; ; Column I/O ;
; 60 ; 48 ; 4 ; DATA[7] ; LVTTL ; ; Column I/O ;
; 61 ; 49 ; 4 ; SEL[1] ; LVTTL ; ; Column I/O ;
; 62 ; 50 ; 4 ; START ; LVTTL ; ; Column I/O ;
; 63 ; ; 1 ; GND ; ; ; -- ;
; 64 ; ; ; VCCINT ; ; 1.5V ; -- ;
; 65 ; ; 1 ; GND ; ; ; -- ;
; 66 ; ; 4 ; VCCIO4 ; ; 3.3V ; -- ;
; 67 ; 51 ; 4 ; DATA[1] ; LVTTL ; ; Column I/O ;
; 68 ; 52 ; 4 ; SEL[0] ; LVTTL ; ; Column I/O ;
; 69 ; 53 ; 4 ; DATA[3] ; LVTTL ; ; Column I/O ;
; 70 ; 54 ; 4 ; SEL[2] ; LVTTL ; ; Column I/O ;
; 71 ; 55 ; 4 ; GND* ; ; ; Column I/O ;
; 72 ; 56 ; 4 ; GND* ; ; ; Column I/O ;
; 73 ; 57 ; 3 ; GND* ; ; ; Row I/O ;
; 74 ; 58 ; 3 ; GND* ; ; ; Row I/O ;
; 75 ; 59 ; 3 ; GND* ; ; ; Row I/O ;
; 76 ; 60 ; 3 ; GND* ; ; ; Row I/O ;
; 77 ; 61 ; 3 ; GND* ; ; ; Row I/O ;
; 78 ; 62 ; 3 ; DATA[6] ; LVTTL ; ; Row I/O ;
; 79 ; 63 ; 3 ; DATA[5] ; LVTTL ; ; Row I/O ;
; 80 ; ; 1 ; GND ; ; ; -- ;
; 81 ; ; 3 ; VCCIO3 ; ; 3.3V ; -- ;
; 82 ; 64 ; 3 ; DATA[2] ; LVTTL ; ; Row I/O ;
; 83 ; 65 ; 3 ; GND* ; ; ; Row I/O ;
; 84 ; 66 ; 3 ; DATA[4] ; LVTTL ; ; Row I/O ;
; 85 ; 67 ; 3 ; GND* ; ; ; Row I/O ;
; 86 ; 68 ; 3 ; ^CONF_DONE ; ; ; -- ;
; 87 ; 69 ; 3 ; ^nSTATUS ; ; ; -- ;
; 88 ; 70 ; 3 ; #TCK ; ; ; -- ;
; 89 ; 71 ; 3 ; #TMS ; ; ; -- ;
; 90 ; 72 ; 3 ; #TDO ; ; ; -- ;
; 91 ; 73 ; 3 ; GND* ; ; ; Row I/O ;
; 92 ; 74 ; 3 ; GND+ ; ; ; Row I/O ;
; 93 ; 75 ; 3 ; CLR ; LVTTL ; ; Row I/O ;
; 94 ; 76 ; 3 ; GND* ; ; ; Row I/O ;
; 95 ; 77 ; 3 ; #TDI ; ; ; -- ;
; 96 ; 78 ; 3 ; GND* ; ; ; Row I/O ;
; 97 ; 79 ; 3 ; GND* ; ; ; Row I/O ;
; 98 ; 80 ; 3 ; GND* ; ; ; Row I/O ;
; 99 ; 81 ; 3 ; GND* ; ; ; Row I/O ;
; 100 ; 82 ; 3 ; GND* ; ; ; Row I/O ;
?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -