//頂層模塊：
/****************************************************************************
模塊名稱：Top  文件名：top.v
模塊功能：用于把產生測試信號的模塊（Signal）與設計的具體模塊（EEPROM_WR）
          以及EEPROM虛擬模塊連接起來的模塊，用于全面測試。
模塊說明：本模塊為行為模塊，不可綜合為門級網表。但其中EEPROM_WR可以綜合
          為門級網表，所以可以對所設計的EEPROM 讀寫器進行門級后仿真。
****************************************************************************/
 `include "./Signal.v"
 `include "./EEPROM.v"
 `include "./EEPROM_WR.v"  //可以用EEPROM_WR模塊相應的Verilog門級網表來替換
 `timescale 1ns/1ns
  module Top;
  wire RESET;
  wire CLK;
  wire RD,WR;
  wire ACK;
  wire[10:0] ADDR;
  wire[7:0]  DATA; 
  wire SCL;
  wire SDA;
  Signal         signal(.RESET(RESET),.CLK(CLK),.RD(RD),
                        .WR(WR),.ADDR(ADDR),.ACK(ACK),.DATA(DATA));
  EEPROM_WR   eeprom_wr(.RESET(RESET),.SDA(SDA),.SCL(SCL),.ACK(ACK),
                         .CLK(CLK),.WR(WR),.RD(RD),.ADDR(ADDR),.DATA(DATA));
  EEPROM         eeprom(.sda(SDA),.scl(SCL));  
 
endmodule
//------------ top.v 文件的結束---------------