?? clock.v
字號:
`timescale 1ns/10psmodule clock(clk); parameter cyc=5; output clk; reg clk; initial clk=0; always #cyc clk=~clk; endmodule ?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -