?? dpll.sim.rpt
字號:
; |dpll|cnt8[0] ; |dpll|cnt8[0] ; regout ;
; |dpll|cnt_dpout_low[0] ; |dpll|cnt_dpout_low[0] ; regout ;
; |dpll|cnt_dpout_low[0] ; |dpll|cnt_dpout_low[0]~167 ; cout0 ;
; |dpll|cnt_dpout_low[0] ; |dpll|cnt_dpout_low[0]~167COUT1_178 ; cout1 ;
; |dpll|cnt_dpout_high[0] ; |dpll|cnt_dpout_high[0] ; regout ;
; |dpll|cnt_dpout_high[0] ; |dpll|cnt_dpout_high[0]~679 ; cout0 ;
; |dpll|cnt_dpout_high[0] ; |dpll|cnt_dpout_high[0]~679COUT1_690 ; cout1 ;
; |dpll|cnt_dpout_low[1] ; |dpll|cnt_dpout_low[1] ; regout ;
; |dpll|cnt_dpout_low[1] ; |dpll|cnt_dpout_low[1]~168 ; cout0 ;
; |dpll|cnt_dpout_low[1] ; |dpll|cnt_dpout_low[1]~168COUT1_179 ; cout1 ;
; |dpll|cnt_dpout_high[1] ; |dpll|cnt_dpout_high[1] ; regout ;
; |dpll|cnt_dpout_high[1] ; |dpll|cnt_dpout_high[1]~680 ; cout0 ;
; |dpll|cnt_dpout_high[1] ; |dpll|cnt_dpout_high[1]~680COUT1_691 ; cout1 ;
; |dpll|cnt_dpout_low[2] ; |dpll|cnt_dpout_low[2] ; regout ;
; |dpll|cnt_dpout_low[2] ; |dpll|cnt_dpout_low[2]~169 ; cout0 ;
; |dpll|cnt_dpout_low[2] ; |dpll|cnt_dpout_low[2]~169COUT1_180 ; cout1 ;
; |dpll|cnt_dpout_high[2] ; |dpll|cnt_dpout_high[2] ; regout ;
; |dpll|cnt_dpout_high[2] ; |dpll|cnt_dpout_high[2]~681 ; cout0 ;
; |dpll|cnt_dpout_high[2] ; |dpll|cnt_dpout_high[2]~681COUT1_692 ; cout1 ;
; |dpll|cnt_dpout_low[4] ; |dpll|cnt_dpout_low[4] ; regout ;
; |dpll|cnt_dpout_low[4] ; |dpll|cnt_dpout_low[4]~170 ; cout ;
; |dpll|cnt_dpout_high[4] ; |dpll|cnt_dpout_high[4] ; regout ;
; |dpll|cnt_dpout_high[4] ; |dpll|cnt_dpout_high[4]~682 ; cout ;
; |dpll|cnt_dpout_low[3] ; |dpll|cnt_dpout_low[3] ; regout ;
; |dpll|cnt_dpout_low[3] ; |dpll|cnt_dpout_low[3]~171 ; cout0 ;
; |dpll|cnt_dpout_low[3] ; |dpll|cnt_dpout_low[3]~171COUT1 ; cout1 ;
; |dpll|cnt_dpout_high[3] ; |dpll|cnt_dpout_high[3] ; regout ;
; |dpll|cnt_dpout_high[3] ; |dpll|cnt_dpout_high[3]~683 ; cout0 ;
; |dpll|cnt_dpout_high[3] ; |dpll|cnt_dpout_high[3]~683COUT1 ; cout1 ;
; |dpll|cnt_dpout_low[5] ; |dpll|cnt_dpout_low[5] ; regout ;
; |dpll|cnt_dpout_low[5] ; |dpll|cnt_dpout_low[5]~172COUT1_181 ; cout1 ;
; |dpll|cnt_dpout_high[5] ; |dpll|cnt_dpout_high[5] ; regout ;
; |dpll|cnt_dpout_high[5] ; |dpll|cnt_dpout_high[5]~684COUT1_693 ; cout1 ;
; |dpll|cnt_dpout_low[6] ; |dpll|cnt_dpout_low[6] ; regout ;
; |dpll|cnt_dpout_high[6] ; |dpll|cnt_dpout_high[6] ; regout ;
; |dpll|up_down_cnt[0] ; |dpll|up_down_cnt[0] ; regout ;
; |dpll|up_down_cnt[0] ; |dpll|up_down_cnt[0]~459 ; cout0 ;
; |dpll|up_down_cnt[0] ; |dpll|up_down_cnt[0]~459COUT1_469 ; cout1 ;
; |dpll|up_down_cnt[2] ; |dpll|up_down_cnt[2]~460 ; cout0 ;
; |dpll|up_down_cnt[2] ; |dpll|up_down_cnt[2]~460COUT1_471 ; cout1 ;
; |dpll|up_down_cnt[3] ; |dpll|up_down_cnt[3]~461 ; cout0 ;
; |dpll|up_down_cnt[3] ; |dpll|up_down_cnt[3]~461COUT1 ; cout1 ;
; |dpll|up_down_cnt[4] ; |dpll|up_down_cnt[4]~462 ; cout ;
; |dpll|up_down_cnt[5] ; |dpll|up_down_cnt[5]~463COUT1_472 ; cout1 ;
; |dpll|up_down_cnt[1] ; |dpll|up_down_cnt[1]~464 ; cout0 ;
; |dpll|up_down_cnt[1] ; |dpll|up_down_cnt[1]~464COUT1_470 ; cout1 ;
; |dpll|up_down_cnt[6] ; |dpll|up_down_cnt[6]~465COUT1_473 ; cout1 ;
; |dpll|delclk~101 ; |dpll|delclk~101 ; combout ;
; |dpll|cnt_dpout_low[7]~176 ; |dpll|cnt_dpout_low[7]~176 ; combout ;
; |dpll|cnt_dpout_high[7]~688 ; |dpll|cnt_dpout_high[7]~688 ; combout ;
; |dpll|up_down_cnt[7]~467 ; |dpll|up_down_cnt[7]~467 ; combout ;
; |dpll|signal_in ; |dpll|signal_in ; combout ;
; |dpll|clk ; |dpll|clk ; combout ;
; |dpll|signal_out ; |dpll|signal_out ; padio ;
+-----------------------------+--------------------------------------+------------------+
The following table displays output ports that do not toggle to 1 during simulation.
+-----------------------------------------------------------------------------------+
; Missing 1-Value Coverage ;
+-------------------------+--------------------------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+-------------------------+--------------------------------------+------------------+
; |dpll|syn~reg0 ; |dpll|syn~reg0 ; regout ;
; |dpll|cnt_N[7] ; |dpll|cnt_N[7] ; regout ;
; |dpll|cnt_N[6] ; |dpll|cnt_N[6] ; regout ;
; |dpll|cnt_N[5] ; |dpll|cnt_N[5] ; regout ;
; |dpll|Equal6~113 ; |dpll|Equal6~113 ; combout ;
; |dpll|Equal6~113 ; |dpll|cnt_N[8] ; regout ;
; |dpll|cnt_N[4] ; |dpll|cnt_N[4] ; regout ;
; |dpll|syn~442 ; |dpll|syn~442 ; combout ;
; |dpll|syn~446 ; |dpll|syn~446 ; combout ;
; |dpll|Add8~132 ; |dpll|Add8~132 ; combout ;
; |dpll|Add8~134 ; |dpll|Add8~134 ; combout ;
; |dpll|Add8~134 ; |dpll|Add8~135 ; cout0 ;
; |dpll|Add8~134 ; |dpll|Add8~135COUT1_156 ; cout1 ;
; |dpll|Add8~136 ; |dpll|Add8~136 ; combout ;
; |dpll|Add8~136 ; |dpll|Add8~137 ; cout0 ;
; |dpll|Add8~136 ; |dpll|Add8~137COUT1_155 ; cout1 ;
; |dpll|Add8~138 ; |dpll|Add8~138 ; combout ;
; |dpll|Add8~138 ; |dpll|Add8~139 ; cout0 ;
; |dpll|Add8~138 ; |dpll|Add8~139COUT1_154 ; cout1 ;
; |dpll|Add8~146 ; |dpll|Add8~147 ; cout ;
; |dpll|cnt_dpout_low[5] ; |dpll|cnt_dpout_low[5]~172 ; cout0 ;
; |dpll|cnt_dpout_high[5] ; |dpll|cnt_dpout_high[5]~684 ; cout0 ;
; |dpll|cnt_dpout_low[6] ; |dpll|cnt_dpout_low[6]~173 ; cout0 ;
; |dpll|cnt_dpout_low[6] ; |dpll|cnt_dpout_low[6]~173COUT1_182 ; cout1 ;
; |dpll|cnt_dpout_high[6] ; |dpll|cnt_dpout_high[6]~685 ; cout0 ;
; |dpll|cnt_dpout_high[6] ; |dpll|cnt_dpout_high[6]~685COUT1_694 ; cout1 ;
; |dpll|cnt_dpout_low[7] ; |dpll|cnt_dpout_low[7] ; regout ;
; |dpll|cnt_dpout_low[7] ; |dpll|cnt_dpout_low[7]~174 ; cout0 ;
; |dpll|cnt_dpout_low[7] ; |dpll|cnt_dpout_low[7]~174COUT1_183 ; cout1 ;
; |dpll|cnt_dpout_high[7] ; |dpll|cnt_dpout_high[7] ; regout ;
; |dpll|cnt_dpout_high[7] ; |dpll|cnt_dpout_high[7]~686 ; cout0 ;
; |dpll|cnt_dpout_high[7] ; |dpll|cnt_dpout_high[7]~686COUT1_695 ; cout1 ;
; |dpll|cnt_dpout_low[8] ; |dpll|cnt_dpout_low[8] ; regout ;
; |dpll|cnt_dpout_high[8] ; |dpll|cnt_dpout_high[8] ; regout ;
; |dpll|up_down_cnt[5] ; |dpll|up_down_cnt[5]~463 ; cout0 ;
; |dpll|delclk~100 ; |dpll|delclk~100 ; combout ;
; |dpll|up_down_cnt[6] ; |dpll|up_down_cnt[6]~465 ; cout0 ;
; |dpll|Equal1~73 ; |dpll|Equal1~73 ; combout ;
; |dpll|Equal1~74 ; |dpll|Equal1~74 ; combout ;
; |dpll|Equal0~73 ; |dpll|Equal0~73 ; combout ;
; |dpll|Equal0~74 ; |dpll|Equal0~74 ; combout ;
; |dpll|delclk~103 ; |dpll|delclk~103 ; combout ;
; |dpll|~GND ; |dpll|~GND ; combout ;
; |dpll|reset ; |dpll|reset ; combout ;
; |dpll|syn ; |dpll|syn ; padio ;
+-------------------------+--------------------------------------+------------------+
The following table displays output ports that do not toggle to 0 during simulation.
+-----------------------------------------------------------------------------------+
; Missing 0-Value Coverage ;
+-------------------------+--------------------------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+-------------------------+--------------------------------------+------------------+
; |dpll|syn~reg0 ; |dpll|syn~reg0 ; regout ;
; |dpll|cnt_N[7] ; |dpll|cnt_N[7] ; regout ;
; |dpll|cnt_N[6] ; |dpll|cnt_N[6] ; regout ;
; |dpll|cnt_N[5] ; |dpll|cnt_N[5] ; regout ;
; |dpll|Equal6~113 ; |dpll|Equal6~113 ; combout ;
; |dpll|Equal6~113 ; |dpll|cnt_N[8] ; regout ;
; |dpll|cnt_N[4] ; |dpll|cnt_N[4] ; regout ;
; |dpll|syn~442 ; |dpll|syn~442 ; combout ;
; |dpll|syn~446 ; |dpll|syn~446 ; combout ;
; |dpll|Add8~132 ; |dpll|Add8~132 ; combout ;
; |dpll|Add8~134 ; |dpll|Add8~134 ; combout ;
; |dpll|Add8~134 ; |dpll|Add8~135 ; cout0 ;
; |dpll|Add8~134 ; |dpll|Add8~135COUT1_156 ; cout1 ;
; |dpll|Add8~136 ; |dpll|Add8~136 ; combout ;
; |dpll|Add8~136 ; |dpll|Add8~137 ; cout0 ;
; |dpll|Add8~136 ; |dpll|Add8~137COUT1_155 ; cout1 ;
; |dpll|Add8~138 ; |dpll|Add8~138 ; combout ;
; |dpll|Add8~138 ; |dpll|Add8~139 ; cout0 ;
; |dpll|Add8~138 ; |dpll|Add8~139COUT1_154 ; cout1 ;
; |dpll|Add8~146 ; |dpll|Add8~147 ; cout ;
; |dpll|cnt_dpout_low[5] ; |dpll|cnt_dpout_low[5]~172 ; cout0 ;
; |dpll|cnt_dpout_high[5] ; |dpll|cnt_dpout_high[5]~684 ; cout0 ;
; |dpll|cnt_dpout_low[6] ; |dpll|cnt_dpout_low[6]~173 ; cout0 ;
; |dpll|cnt_dpout_low[6] ; |dpll|cnt_dpout_low[6]~173COUT1_182 ; cout1 ;
; |dpll|cnt_dpout_high[6] ; |dpll|cnt_dpout_high[6]~685 ; cout0 ;
; |dpll|cnt_dpout_high[6] ; |dpll|cnt_dpout_high[6]~685COUT1_694 ; cout1 ;
; |dpll|cnt_dpout_low[7] ; |dpll|cnt_dpout_low[7] ; regout ;
; |dpll|cnt_dpout_low[7] ; |dpll|cnt_dpout_low[7]~174 ; cout0 ;
; |dpll|cnt_dpout_low[7] ; |dpll|cnt_dpout_low[7]~174COUT1_183 ; cout1 ;
; |dpll|cnt_dpout_high[7] ; |dpll|cnt_dpout_high[7] ; regout ;
; |dpll|cnt_dpout_high[7] ; |dpll|cnt_dpout_high[7]~686 ; cout0 ;
; |dpll|cnt_dpout_high[7] ; |dpll|cnt_dpout_high[7]~686COUT1_695 ; cout1 ;
; |dpll|cnt_dpout_low[8] ; |dpll|cnt_dpout_low[8] ; regout ;
; |dpll|cnt_dpout_high[8] ; |dpll|cnt_dpout_high[8] ; regout ;
; |dpll|up_down_cnt[5] ; |dpll|up_down_cnt[5]~463 ; cout0 ;
; |dpll|delclk~100 ; |dpll|delclk~100 ; combout ;
; |dpll|up_down_cnt[6] ; |dpll|up_down_cnt[6]~465 ; cout0 ;
; |dpll|Equal1~73 ; |dpll|Equal1~73 ; combout ;
; |dpll|Equal1~74 ; |dpll|Equal1~74 ; combout ;
; |dpll|Equal0~73 ; |dpll|Equal0~73 ; combout ;
; |dpll|Equal0~74 ; |dpll|Equal0~74 ; combout ;
; |dpll|delclk~103 ; |dpll|delclk~103 ; combout ;
; |dpll|~GND ; |dpll|~GND ; combout ;
; |dpll|reset ; |dpll|reset ; combout ;
; |dpll|syn ; |dpll|syn ; padio ;
+-------------------------+--------------------------------------+------------------+
+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage ;
+--------+------------+
+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
Info: Version 6.0 Build 178 04/27/2006 SJ Full Version
Info: Processing started: Tue Feb 27 13:27:56 2007
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off dpll -c dpll
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is 75.27 %
Info: Number of transitions in simulation is 211291
Info: Vector file dpll.sim.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
Info: Processing ended: Tue Feb 27 13:28:00 2007
Info: Elapsed time: 00:00:04
?? 快捷鍵說明
復(fù)制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -