王金明：《Verilog HDL程序設計教程》程序例子，帶說明。
【例 3.1】4 位全加器 
【例 3.2】4 位計數器
【例 3.3】4 位全加器的仿真程序 
【例 3.4】4 位計數器的仿真程序
【例 3.5】“與-或-非”門電路
【例 5.1】用 case語句描述的 4 選 1 數據選擇器
【例 5.2】同步置數、同步清零的計數器
【例 5.4】用 initial過程語句對測試變量 A、B、C 賦值
【例 5.5】用 begin-end 串行塊產生信號波形
【例 5.6】用 fork-join 并行塊產生信號波形
【例 5.7】持續賦值方式定義的 2 選 1 多路選擇器
【例 5.8】阻塞賦值方式定義的 2 選 1 多路選擇器
【例 5.9】非阻塞賦值
【例 5.10】阻塞賦值
【例 5.11】模為 60 的 BCD碼加法計數器
【例 5.12】BCD碼—七段數碼管顯示譯碼器
【例 5.13】用 casez 描述的數據選擇器
【例 5.15】用 for 語句描述的七人投票表決器 
【例 5.16】用 for 語句實現 2 個 8 位數相乘
【例 5.17】用 repeat 實現 8 位二進制數的乘法
【例 5.18】同一循環的不同實現方式
【例 5.19】使用了`include 語句的 16 位加法器
【例 5.20】條件編譯舉例
【例 6.1】加法計數器中的進程
【例 6.2】任務舉例
【例 6.3】測試程序
【例 6.4】函數
【例 6.5】用函數和 case語句描述的編碼器（不含優先順序） 
【例 6.6】階乘運算函數 
【例 6.7】測試程序
【例 6.8】順序執行模塊 1
【例 6.9】順序執行模塊 2
【例 6.10】并行執行模塊 1
【例 6.11】并行執行模塊 2 
【例 7.1】調用門元件實現的 4 選 1 MUX
【例 7.2】用 case語句描述的 4 選 1 MUX
【例 7.3】行為描述方式實現的 4 位計數器
【例 7.4】數據流方式描述的 4 選 1 MUX 
【例 7.5】用條件運算符描述的 4 選 1 MUX
【例 7.6】門級結構描述的 2 選 1MUX 
【例 7.7】行為描述的 2 選 1MUX
【例 7.8】數據流描述的 2 選 1MUX
【例 7.9】調用門元件實現的 1 位半加器
【例 7.10】數據流方式描述的 1 位半加器
【例 7.11】采用行為描述的 1 位半加器 
【例 7.12】采用行為描述的 1 位半加器
【例 7.13】調用門元件實現的 1 位全加器
【例 7.14】數據流描述的 1 位全加器
【例 7.15】1 位全加器
【例 7.16】行為描述的 1 位全加器
【例 7.17】混合描述的 1 位全加器
【例 7.18】結構描述的 4 位級連全加器 
【例 7.19】數據流描述的 4 位全加器 
【例 7.20】行為描述的 4 位全加器
【例 8.1】$time 與$realtime 的區別
【例 8.2】$random 函數的使用 
【例 8.3】1 位全加器進位輸出 UDP 元件 
【例 8.4】包含 x 態輸入的 1 位全加器進位輸出 UDP 元件
【例 8.5】用簡縮符“？”表述的 1 位全加器進位輸出 UDP 元件
【例 8.6】3 選 1 多路選擇器 UDP 元件
【例 8.7】電平敏感的 1 位數據鎖存器 UDP 元件
【例 8.8】上升沿觸發的 D 觸發器 UDP 元件 
【例 8.9】帶異步置 1 和異步清零的上升沿觸發的 D 觸發器 UDP 元件
【例 8.12】延遲定義塊舉例 
【例 8.13】激勵波形的描述 
【例 8.15】用 always 過程塊產生兩個時鐘信號
【例 8.17】存儲器在仿真程序中的應用 
【例 8.18】8 位乘法器的仿真程序
【例 8.19】8 位加法器的仿真程序
【例 8.20】2 選 1 多路選擇器的仿真
【例 8.21】8 位計數器的仿真 
【例 9.1】基本門電路的幾種描述方法
【例 9.2】用 bufif1 關鍵字描述的三態門 
【例 9.3】用 assign 語句描述的三態門
【例 9.4】三態雙向驅動器
【例 9.5】三態雙向驅動器
【例 9.6】3-8 譯碼器
【例 9.7】8-3 優先編碼器 
【例 9.8】用函數定義的 8-3 優先編碼器
【例 9.9】七段數碼管譯碼器 
【例 9.10】奇偶校驗位產生器 
【例 9.11】用 if-else語句描述的 4 選 1 MUX
【例 9.12】用 case語句描述的 4 選 1 MUX 
【例 9.13】用組合電路實現的 ROM
【例 9.14】基本 D 觸發器 
【例 9.15】帶異步清 0、異步置 1 的 D 觸發器
【例 9.16】帶同步清 0、同步置 1 的 D 觸發器
【例 9.17】帶異步清 0、異步置 1 的 JK觸發器
【例 9.18】電平敏感的 1 位數據鎖存器
【例 9.19】帶置位和復位端的 1 位數據鎖存器
【例 9.20】8 位數據鎖存器
【例 9.21】8 位數據寄存器
【例 9.22】8 位移位寄存器 
【例 9.23】可變模加法/減法計數器 
【例 9.24】4 位 Johnson 計數器（異步復位）
【例 9.25】256×8 RAM 模塊 
【例 9.26】256×16 RAM 塊
【例 9.27】4 位串并轉換器 
【例 9.28】用函數實現簡單的處理器
【例 9.29】微處理器的測試代碼
【例 9.30】乘累加器（MAC）代碼 
【例 9.31】乘累加器的測試代碼 
【例 10.1】非流水線方式 8 位全加器
【例 10.2】4 級流水方式的 8 位全加器 
【例 10.3】兩個加法器和一個選擇器的實現方式 
【例 10.4】兩個選擇器和一個加法器的實現方式 
【例 10.5】狀態機設計的例子
【例 10.6】自動轉換量程頻率計控制器
【例 10.7】8 位全加器
【例 10.8】8 位寄存器 
【例 10.9】累加器頂層連接文本描述
【例 10.10】用`include 描述的累加器
【例 10.11】阻塞賦值方式描述的移位寄存器 1  
【例 10.12】阻塞賦值方式描述的移位寄存器 2 
【例 10.13】阻塞賦值方式描述的移位寄存器 3 
【例 10.14】非阻塞賦值方式描述的移位寄存器
【例 10.15】長幀同步時鐘的產生
【例 10.16】引入了 D 觸發器的長幀同步時鐘的產生 
【例 11.1】數字跑表
【例 11.2】4 位數字頻率計控制模塊
【例 11.3】4 位數字頻率計計數子模塊
【例 11.4】頻率計鎖存器模塊
【例 11.5】交通燈控制器
【例 11.6】“梁?！睒非葑嚯娐?【例 11.7】自動售飲料機
【例 11.8】多功能數字鐘
【例 11.9】電話計費器程序 
【例 12.1】8 位級連加法器 
【例 12.2】8 位并行加法器
【例 12.3】8 位超前進位加法器
【例 12.4】8 位并行乘法器
【例 12.6】8 位加法樹乘法器
【例 12.7】11 階 FIR數字濾波器
【例 12.8】16 位高速數字相關器
【例 12.9】（7，4）線性分組碼編碼器
【例 12.10】（7，4）線性分組碼譯碼器
【例 12.11】（7，4）循環碼編碼器
【例 12.12】（7，4）循環碼糾錯譯碼器
【例 12.13】CRC 編碼