?? i2c_slave_model.fdo
字號:
## NOTE: Do not edit this file.
## Autogenerated by ProjNav (creatfdo.tcl) on Sun Aug 01 10:57:30 中國標準時間 2004
##
vlib work
vlog i2c_slave_model.v
vlog C:/Program Files/Xilinx/verilog/src/glbl.v
vsim -t 1ps -L xilinxcorelib_ver -L unisims_ver -lib work i2c_slave_model glbl
do i2c_slave_model.udo
view wave
add wave *
view structure
view signals
run 1000ns
?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -