?? dianzirili.tan.rpt
字號:
; Default hold multicycle ; Same as Multicycle ; ; ; ;
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; On ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
; Number of source nodes to report per destination node ; 10 ; ; ; ;
; Number of destination nodes to report ; 10 ; ; ; ;
; Number of paths to report ; 200 ; ; ; ;
; Report Minimum Timing Checks ; Off ; ; ; ;
; Use Fast Timing Models ; Off ; ; ; ;
; Report IO Paths Separately ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; mode ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; turn ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk' ;
+-----------------------------------------+-----------------------------------------------------+----------+---------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------+---------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 88.48 MHz ( period = 11.302 ns ) ; sec1[5] ; minclk ; clk ; clk ; None ; None ; 1.856 ns ;
; N/A ; 88.87 MHz ( period = 11.253 ns ) ; sec1[2] ; minclk ; clk ; clk ; None ; None ; 1.783 ns ;
; N/A ; 89.26 MHz ( period = 11.203 ns ) ; sec1[0] ; minclk ; clk ; clk ; None ; None ; 1.757 ns ;
; N/A ; 89.57 MHz ( period = 11.164 ns ) ; sec1[7] ; minclk ; clk ; clk ; None ; None ; 1.718 ns ;
; N/A ; 89.92 MHz ( period = 11.121 ns ) ; sec1[3] ; minclk ; clk ; clk ; None ; None ; 1.651 ns ;
; N/A ; 90.98 MHz ( period = 10.992 ns ) ; sec1[1] ; minclk ; clk ; clk ; None ; None ; 1.522 ns ;
; N/A ; 91.48 MHz ( period = 10.931 ns ) ; sec1[6] ; minclk ; clk ; clk ; None ; None ; 1.485 ns ;
; N/A ; 91.81 MHz ( period = 10.892 ns ) ; sec1[4] ; minclk ; clk ; clk ; None ; None ; 1.446 ns ;
; N/A ; 103.20 MHz ( period = 9.690 ns ) ; min1[2] ; hclk ; clk ; clk ; None ; None ; 1.069 ns ;
; N/A ; 104.32 MHz ( period = 9.586 ns ) ; min1[0] ; hclk ; clk ; clk ; None ; None ; 0.965 ns ;
; N/A ; 104.80 MHz ( period = 9.542 ns ) ; min1[1] ; hclk ; clk ; clk ; None ; None ; 0.921 ns ;
; N/A ; 105.35 MHz ( period = 9.492 ns ) ; mon1[0] ; monclk ; clk ; clk ; None ; None ; 1.943 ns ;
; N/A ; 105.41 MHz ( period = 9.487 ns ) ; min1[7] ; hclk ; clk ; clk ; None ; None ; 0.866 ns ;
; N/A ; 105.78 MHz ( period = 9.454 ns ) ; day1[1] ; monclk ; clk ; clk ; None ; None ; 2.510 ns ;
; N/A ; 106.10 MHz ( period = 9.425 ns ) ; min1[6] ; hclk ; clk ; clk ; None ; None ; 0.804 ns ;
; N/A ; 106.16 MHz ( period = 9.420 ns ) ; mon1[2] ; monclk ; clk ; clk ; None ; None ; 1.871 ns ;
; N/A ; 106.35 MHz ( period = 9.403 ns ) ; min1[3] ; hclk ; clk ; clk ; None ; None ; 0.782 ns ;
; N/A ; 107.19 MHz ( period = 9.329 ns ) ; mon1[4] ; monclk ; clk ; clk ; None ; None ; 1.777 ns ;
; N/A ; 107.23 MHz ( period = 9.326 ns ) ; day1[5] ; monclk ; clk ; clk ; None ; None ; 2.383 ns ;
; N/A ; 107.26 MHz ( period = 9.323 ns ) ; min1[4] ; hclk ; clk ; clk ; None ; None ; 0.702 ns ;
; N/A ; 107.31 MHz ( period = 9.319 ns ) ; min1[5] ; hclk ; clk ; clk ; None ; None ; 0.698 ns ;
; N/A ; 107.32 MHz ( period = 9.318 ns ) ; day1[2] ; monclk ; clk ; clk ; None ; None ; 2.374 ns ;
; N/A ; 109.37 MHz ( period = 9.143 ns ) ; mon1[3] ; monclk ; clk ; clk ; None ; None ; 1.594 ns ;
; N/A ; 110.44 MHz ( period = 9.055 ns ) ; day1[7] ; monclk ; clk ; clk ; None ; None ; 2.112 ns ;
; N/A ; 110.71 MHz ( period = 9.033 ns ) ; mon1[1] ; monclk ; clk ; clk ; None ; None ; 1.484 ns ;
; N/A ; 110.91 MHz ( period = 9.016 ns ) ; day1[0] ; monclk ; clk ; clk ; None ; None ; 2.073 ns ;
; N/A ; 112.18 MHz ( period = 8.914 ns ) ; mon1[5] ; monclk ; clk ; clk ; None ; None ; 1.362 ns ;
; N/A ; 112.65 MHz ( period = 8.877 ns ) ; day1[4] ; monclk ; clk ; clk ; None ; None ; 1.934 ns ;
; N/A ; 112.80 MHz ( period = 8.865 ns ) ; mon1[7] ; monclk ; clk ; clk ; None ; None ; 1.313 ns ;
; N/A ; 112.84 MHz ( period = 8.862 ns ) ; day1[6] ; monclk ; clk ; clk ; None ; None ; 1.919 ns ;
; N/A ; 112.96 MHz ( period = 8.853 ns ) ; day1[3] ; monclk ; clk ; clk ; None ; None ; 1.909 ns ;
; N/A ; 115.19 MHz ( period = 8.681 ns ) ; mon1[6] ; monclk ; clk ; clk ; None ; None ; 1.129 ns ;
; N/A ; 121.21 MHz ( period = 8.250 ns ) ; hour1[1] ; dclk ; clk ; clk ; None ; None ; 1.417 ns ;
; N/A ; 122.20 MHz ( period = 8.183 ns ) ; hour1[0] ; dclk ; clk ; clk ; None ; None ; 1.351 ns ;
; N/A ; 123.47 MHz ( period = 8.099 ns ) ; hour1[3] ; dclk ; clk ; clk ; None ; None ; 1.266 ns ;
; N/A ; 126.44 MHz ( period = 7.909 ns ) ; hour1[6] ; dclk ; clk ; clk ; None ; None ; 1.076 ns ;
; N/A ; 130.98 MHz ( period = 7.635 ns ) ; mon1[0] ; mon1[4] ; clk ; clk ; None ; None ; 2.082 ns ;
?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -