module rom(DATA,ADDR,READ,ENA);    output[7:0] DATA;    input [12:0] ADDR;    input READ,ENA;    reg[7:0] memory[13'h1fff:0];    wire [7:0] DATA;    assign DATA=(READ&&ENA)?memory[ADDR]:8'bzzzzzzzz;endmodule