module scrambler_tb  ; 
 
  reg  [7:0]  seqIn   ; 
  wire  [7:0]  seqOut   ; 
  reg    clk   ; 
  reg    en   ; 
  scrambler  
   DUT  ( 
       .seqIn (seqIn ) ,
      .seqOut (seqOut ) ,
      .clk (clk ) ,
      .en (en ) ); 

endmodule