?? tcm0201.map.eqn
字號:
--Q1_dffs[4] is change:inst4|series_parallel:inst1|lpm_counter:n_rtl_3|dffs[4]
Q1_dffs[4]_p1_out = Q1_dffs[3] & Q1_dffs[2] & Q1_dffs[1] & Q1_dffs[0];
Q1_dffs[4]_or_out = Q1_dffs[4]_p1_out;
Q1_dffs[4]_reg_input = Q1_dffs[4]_or_out;
Q1_dffs[4] = TFFE(Q1_dffs[4]_reg_input, BS, !FS_IN, , );
--L1_fs is change:inst4|parallel_series:inst|fs
L1_fs_p1_out = !L1_n[3] & !L1_n[2] & !L1_n[1] & !L1_n[0] & !FS_IN;
L1_fs_p2_out = FS_IN & L1_fs;
L1_fs_or_out = L1_fs_p1_out # L1_fs_p2_out;
L1_fs_reg_input = L1_fs_or_out;
L1_fs = DFFE(L1_fs_reg_input, !D1_inst2, , , );
--Q2_dffs[0] is series_para_store:inst19|lpm_counter:n_rtl_0|dffs[0]
Q2_dffs[0]_reg_input = VCC;
Q2_dffs[0] = TFFE(Q2_dffs[0]_reg_input, !D1_inst2, !L1_fs, , );
--M1_rega[12] is change:inst4|series_parallel:inst1|rega[12]
M1_rega[12]_p1_out = NRZIN & !Q1_dffs[1] & !Q1_dffs[4] & !Q1_dffs[0] & Q1_dffs[2] & Q1_dffs[3] & !M1_rega[12];
M1_rega[12]_p2_out = !NRZIN & !Q1_dffs[1] & !Q1_dffs[4] & !Q1_dffs[0] & Q1_dffs[2] & Q1_dffs[3] & M1_rega[12];
M1_rega[12]_or_out = M1_rega[12]_p1_out # M1_rega[12]_p2_out;
M1_rega[12]_reg_input = M1_rega[12]_or_out;
M1_rega[12] = TFFE(M1_rega[12]_reg_input, !BS, , , );
--M1_rega[9] is change:inst4|series_parallel:inst1|rega[9]
M1_rega[9]_p1_out = NRZIN & Q1_dffs[3] & !Q1_dffs[1] & !Q1_dffs[2] & !Q1_dffs[4] & Q1_dffs[0] & !M1_rega[9];
M1_rega[9]_p2_out = !NRZIN & Q1_dffs[3] & !Q1_dffs[1] & !Q1_dffs[2] & !Q1_dffs[4] & Q1_dffs[0] & M1_rega[9];
M1_rega[9]_or_out = M1_rega[9]_p1_out # M1_rega[9]_p2_out;
M1_rega[9]_reg_input = M1_rega[9]_or_out;
M1_rega[9] = TFFE(M1_rega[9]_reg_input, !BS, , , );
--M1_rega[8] is change:inst4|series_parallel:inst1|rega[8]
M1_rega[8]_p1_out = NRZIN & !Q1_dffs[4] & !Q1_dffs[0] & Q1_dffs[3] & !Q1_dffs[1] & !Q1_dffs[2] & !M1_rega[8];
M1_rega[8]_p2_out = !NRZIN & !Q1_dffs[4] & !Q1_dffs[0] & Q1_dffs[3] & !Q1_dffs[1] & !Q1_dffs[2] & M1_rega[8];
M1_rega[8]_or_out = M1_rega[8]_p1_out # M1_rega[8]_p2_out;
M1_rega[8]_reg_input = M1_rega[8]_or_out;
M1_rega[8] = TFFE(M1_rega[8]_reg_input, !BS, , , );
--M1_rega[1] is change:inst4|series_parallel:inst1|rega[1]
M1_rega[1]_p1_out = NRZIN & !Q1_dffs[3] & !Q1_dffs[1] & !Q1_dffs[2] & !Q1_dffs[4] & Q1_dffs[0] & !M1_rega[1];
M1_rega[1]_p2_out = !NRZIN & !Q1_dffs[3] & !Q1_dffs[1] & !Q1_dffs[2] & !Q1_dffs[4] & Q1_dffs[0] & M1_rega[1];
M1_rega[1]_or_out = M1_rega[1]_p1_out # M1_rega[1]_p2_out;
M1_rega[1]_reg_input = M1_rega[1]_or_out;
M1_rega[1] = TFFE(M1_rega[1]_reg_input, !BS, , , );
--M1_rega[22] is change:inst4|series_parallel:inst1|rega[22]
M1_rega[22]_p1_out = NRZIN & Q1_dffs[1] & !Q1_dffs[3] & Q1_dffs[4] & Q1_dffs[2] & !Q1_dffs[0] & !M1_rega[22];
M1_rega[22]_p2_out = !NRZIN & Q1_dffs[1] & !Q1_dffs[3] & Q1_dffs[4] & Q1_dffs[2] & !Q1_dffs[0] & M1_rega[22];
M1_rega[22]_or_out = M1_rega[22]_p1_out # M1_rega[22]_p2_out;
M1_rega[22]_reg_input = M1_rega[22]_or_out;
M1_rega[22] = TFFE(M1_rega[22]_reg_input, !BS, , , );
--M1_rega[21] is change:inst4|series_parallel:inst1|rega[21]
M1_rega[21]_p1_out = NRZIN & !Q1_dffs[1] & !Q1_dffs[3] & Q1_dffs[4] & Q1_dffs[2] & Q1_dffs[0] & !M1_rega[21];
M1_rega[21]_p2_out = !NRZIN & !Q1_dffs[1] & !Q1_dffs[3] & Q1_dffs[4] & Q1_dffs[2] & Q1_dffs[0] & M1_rega[21];
M1_rega[21]_or_out = M1_rega[21]_p1_out # M1_rega[21]_p2_out;
M1_rega[21]_reg_input = M1_rega[21]_or_out;
M1_rega[21] = TFFE(M1_rega[21]_reg_input, !BS, , , );
--M1_rega[20] is change:inst4|series_parallel:inst1|rega[20]
M1_rega[20]_p1_out = NRZIN & Q1_dffs[2] & !Q1_dffs[0] & !Q1_dffs[1] & !Q1_dffs[3] & Q1_dffs[4] & !M1_rega[20];
M1_rega[20]_p2_out = !NRZIN & Q1_dffs[2] & !Q1_dffs[0] & !Q1_dffs[1] & !Q1_dffs[3] & Q1_dffs[4] & M1_rega[20];
M1_rega[20]_or_out = M1_rega[20]_p1_out # M1_rega[20]_p2_out;
M1_rega[20]_reg_input = M1_rega[20]_or_out;
M1_rega[20] = TFFE(M1_rega[20]_reg_input, !BS, , , );
--M1_rega[19] is change:inst4|series_parallel:inst1|rega[19]
M1_rega[19]_p1_out = NRZIN & Q1_dffs[1] & !Q1_dffs[3] & Q1_dffs[4] & !Q1_dffs[2] & Q1_dffs[0] & !M1_rega[19];
M1_rega[19]_p2_out = !NRZIN & Q1_dffs[1] & !Q1_dffs[3] & Q1_dffs[4] & !Q1_dffs[2] & Q1_dffs[0] & M1_rega[19];
M1_rega[19]_or_out = M1_rega[19]_p1_out # M1_rega[19]_p2_out;
M1_rega[19]_reg_input = M1_rega[19]_or_out;
M1_rega[19] = TFFE(M1_rega[19]_reg_input, !BS, , , );
--M1_rega[18] is change:inst4|series_parallel:inst1|rega[18]
M1_rega[18]_p1_out = NRZIN & !Q1_dffs[2] & !Q1_dffs[0] & Q1_dffs[1] & !Q1_dffs[3] & Q1_dffs[4] & !M1_rega[18];
M1_rega[18]_p2_out = !NRZIN & !Q1_dffs[2] & !Q1_dffs[0] & Q1_dffs[1] & !Q1_dffs[3] & Q1_dffs[4] & M1_rega[18];
M1_rega[18]_or_out = M1_rega[18]_p1_out # M1_rega[18]_p2_out;
M1_rega[18]_reg_input = M1_rega[18]_or_out;
M1_rega[18] = TFFE(M1_rega[18]_reg_input, !BS, , , );
--M1_rega[17] is change:inst4|series_parallel:inst1|rega[17]
M1_rega[17]_p1_out = NRZIN & Q1_dffs[0] & !Q1_dffs[1] & !Q1_dffs[2] & !Q1_dffs[3] & Q1_dffs[4] & !M1_rega[17];
M1_rega[17]_p2_out = !NRZIN & Q1_dffs[0] & !Q1_dffs[1] & !Q1_dffs[2] & !Q1_dffs[3] & Q1_dffs[4] & M1_rega[17];
M1_rega[17]_or_out = M1_rega[17]_p1_out # M1_rega[17]_p2_out;
M1_rega[17]_reg_input = M1_rega[17]_or_out;
M1_rega[17] = TFFE(M1_rega[17]_reg_input, !BS, , , );
--M1_rega[16] is change:inst4|series_parallel:inst1|rega[16]
M1_rega[16]_p1_out = NRZIN & !Q1_dffs[0] & !Q1_dffs[1] & !Q1_dffs[2] & !Q1_dffs[3] & Q1_dffs[4] & !M1_rega[16];
M1_rega[16]_p2_out = !NRZIN & !Q1_dffs[0] & !Q1_dffs[1] & !Q1_dffs[2] & !Q1_dffs[3] & Q1_dffs[4] & M1_rega[16];
M1_rega[16]_or_out = M1_rega[16]_p1_out # M1_rega[16]_p2_out;
M1_rega[16]_reg_input = M1_rega[16]_or_out;
M1_rega[16] = TFFE(M1_rega[16]_reg_input, !BS, , , );
--M1_rega[15] is change:inst4|series_parallel:inst1|rega[15]
M1_rega[15]_p1_out = NRZIN & Q1_dffs[2] & Q1_dffs[0] & Q1_dffs[3] & Q1_dffs[1] & !Q1_dffs[4] & !M1_rega[15];
M1_rega[15]_p2_out = !NRZIN & Q1_dffs[2] & Q1_dffs[0] & Q1_dffs[3] & Q1_dffs[1] & !Q1_dffs[4] & M1_rega[15];
M1_rega[15]_or_out = M1_rega[15]_p1_out # M1_rega[15]_p2_out;
M1_rega[15]_reg_input = M1_rega[15]_or_out;
M1_rega[15] = TFFE(M1_rega[15]_reg_input, !BS, , , );
--M1_rega[14] is change:inst4|series_parallel:inst1|rega[14]
M1_rega[14]_p1_out = NRZIN & Q1_dffs[1] & !Q1_dffs[4] & !Q1_dffs[0] & Q1_dffs[2] & Q1_dffs[3] & !M1_rega[14];
M1_rega[14]_p2_out = !NRZIN & Q1_dffs[1] & !Q1_dffs[4] & !Q1_dffs[0] & Q1_dffs[2] & Q1_dffs[3] & M1_rega[14];
M1_rega[14]_or_out = M1_rega[14]_p1_out # M1_rega[14]_p2_out;
M1_rega[14]_reg_input = M1_rega[14]_or_out;
M1_rega[14] = TFFE(M1_rega[14]_reg_input, !BS, , , );
--M1_rega[13] is change:inst4|series_parallel:inst1|rega[13]
M1_rega[13]_p1_out = NRZIN & Q1_dffs[2] & Q1_dffs[3] & !Q1_dffs[1] & !Q1_dffs[4] & Q1_dffs[0] & !M1_rega[13];
M1_rega[13]_p2_out = !NRZIN & Q1_dffs[2] & Q1_dffs[3] & !Q1_dffs[1] & !Q1_dffs[4] & Q1_dffs[0] & M1_rega[13];
M1_rega[13]_or_out = M1_rega[13]_p1_out # M1_rega[13]_p2_out;
M1_rega[13]_reg_input = M1_rega[13]_or_out;
M1_rega[13] = TFFE(M1_rega[13]_reg_input, !BS, , , );
--M1_rega[11] is change:inst4|series_parallel:inst1|rega[11]
M1_rega[11]_p1_out = NRZIN & !Q1_dffs[2] & Q1_dffs[0] & Q1_dffs[3] & Q1_dffs[1] & !Q1_dffs[4] & !M1_rega[11];
M1_rega[11]_p2_out = !NRZIN & !Q1_dffs[2] & Q1_dffs[0] & Q1_dffs[3] & Q1_dffs[1] & !Q1_dffs[4] & M1_rega[11];
M1_rega[11]_or_out = M1_rega[11]_p1_out # M1_rega[11]_p2_out;
M1_rega[11]_reg_input = M1_rega[11]_or_out;
M1_rega[11] = TFFE(M1_rega[11]_reg_input, !BS, , , );
--M1_rega[7] is change:inst4|series_parallel:inst1|rega[7]
M1_rega[7]_p1_out = NRZIN & !Q1_dffs[3] & Q1_dffs[1] & !Q1_dffs[4] & Q1_dffs[2] & Q1_dffs[0] & !M1_rega[7];
M1_rega[7]_p2_out = !NRZIN & !Q1_dffs[3] & Q1_dffs[1] & !Q1_dffs[4] & Q1_dffs[2] & Q1_dffs[0] & M1_rega[7];
M1_rega[7]_or_out = M1_rega[7]_p1_out # M1_rega[7]_p2_out;
M1_rega[7]_reg_input = M1_rega[7]_or_out;
M1_rega[7] = TFFE(M1_rega[7]_reg_input, !BS, , , );
--M1_rega[6] is change:inst4|series_parallel:inst1|rega[6]
M1_rega[6]_p1_out = NRZIN & Q1_dffs[1] & !Q1_dffs[4] & !Q1_dffs[0] & Q1_dffs[2] & !Q1_dffs[3] & !M1_rega[6];
M1_rega[6]_p2_out = !NRZIN & Q1_dffs[1] & !Q1_dffs[4] & !Q1_dffs[0] & Q1_dffs[2] & !Q1_dffs[3] & M1_rega[6];
M1_rega[6]_or_out = M1_rega[6]_p1_out # M1_rega[6]_p2_out;
M1_rega[6]_reg_input = M1_rega[6]_or_out;
M1_rega[6] = TFFE(M1_rega[6]_reg_input, !BS, , , );
--M1_rega[5] is change:inst4|series_parallel:inst1|rega[5]
M1_rega[5]_p1_out = NRZIN & Q1_dffs[2] & !Q1_dffs[3] & !Q1_dffs[1] & !Q1_dffs[4] & Q1_dffs[0] & !M1_rega[5];
M1_rega[5]_p2_out = !NRZIN & Q1_dffs[2] & !Q1_dffs[3] & !Q1_dffs[1] & !Q1_dffs[4] & Q1_dffs[0] & M1_rega[5];
M1_rega[5]_or_out = M1_rega[5]_p1_out # M1_rega[5]_p2_out;
M1_rega[5]_reg_input = M1_rega[5]_or_out;
M1_rega[5] = TFFE(M1_rega[5]_reg_input, !BS, , , );
--M1_rega[4] is change:inst4|series_parallel:inst1|rega[4]
M1_rega[4]_p1_out = NRZIN & !Q1_dffs[1] & Q1_dffs[2] & !Q1_dffs[3] & !Q1_dffs[4] & !Q1_dffs[0] & !M1_rega[4];
M1_rega[4]_p2_out = !NRZIN & !Q1_dffs[1] & Q1_dffs[2] & !Q1_dffs[3] & !Q1_dffs[4] & !Q1_dffs[0] & M1_rega[4];
M1_rega[4]_or_out = M1_rega[4]_p1_out # M1_rega[4]_p2_out;
M1_rega[4]_reg_input = M1_rega[4]_or_out;
M1_rega[4] = TFFE(M1_rega[4]_reg_input, !BS, , , );
--M1_rega[3] is change:inst4|series_parallel:inst1|rega[3]
M1_rega[3]_p1_out = NRZIN & !Q1_dffs[3] & Q1_dffs[1] & !Q1_dffs[4] & !Q1_dffs[2] & Q1_dffs[0] & !M1_rega[3];
M1_rega[3]_p2_out = !NRZIN & !Q1_dffs[3] & Q1_dffs[1] & !Q1_dffs[4] & !Q1_dffs[2] & Q1_dffs[0] & M1_rega[3];
M1_rega[3]_or_out = M1_rega[3]_p1_out # M1_rega[3]_p2_out;
M1_rega[3]_reg_input = M1_rega[3]_or_out;
M1_rega[3] = TFFE(M1_rega[3]_reg_input, !BS, , , );
--M1_rega[0] is change:inst4|series_parallel:inst1|rega[0]
M1_rega[0]_p1_out = NRZIN & !Q1_dffs[3] & !Q1_dffs[4] & !Q1_dffs[0] & !Q1_dffs[1] & !Q1_dffs[2] & !M1_rega[0];
M1_rega[0]_p2_out = !NRZIN & !Q1_dffs[3] & !Q1_dffs[4] & !Q1_dffs[0] & !Q1_dffs[1] & !Q1_dffs[2] & M1_rega[0];
M1_rega[0]_or_out = M1_rega[0]_p1_out # M1_rega[0]_p2_out;
M1_rega[0]_reg_input = M1_rega[0]_or_out;
M1_rega[0] = TFFE(M1_rega[0]_reg_input, !BS, , , );
--M1_parallel[12] is change:inst4|series_parallel:inst1|parallel[12]
M1_parallel[12]_or_out = M1_rega[12];
M1_parallel[12]_reg_input = M1_parallel[12]_or_out;
M1_parallel[12] = DFFE(M1_parallel[12]_reg_input, FS_IN, , , );
--M1_parallel[9] is change:inst4|series_parallel:inst1|parallel[9]
M1_parallel[9]_or_out = M1_rega[9];
M1_parallel[9]_reg_input = M1_parallel[9]_or_out;
M1_parallel[9] = DFFE(M1_parallel[9]_reg_input, FS_IN, , , );
--M1_parallel[8] is change:inst4|series_parallel:inst1|parallel[8]
M1_parallel[8]_or_out = M1_rega[8];
M1_parallel[8]_reg_input = M1_parallel[8]_or_out;
M1_parallel[8] = DFFE(M1_parallel[8]_reg_input, FS_IN, , , );
--M1_parallel[1] is change:inst4|series_parallel:inst1|parallel[1]
M1_parallel[1]_or_out = M1_rega[1];
M1_parallel[1]_reg_input = M1_parallel[1]_or_out;
M1_parallel[1] = DFFE(M1_parallel[1]_reg_input, FS_IN, , , );
--M1_rega[23] is change:inst4|series_parallel:inst1|rega[23]
M1_rega[23]_p1_out = NRZIN & Q1_dffs[1] & !Q1_dffs[3] & Q1_dffs[4] & Q1_dffs[2] & Q1_dffs[0] & !M1_rega[23];
M1_rega[23]_p2_out = !NRZIN & Q1_dffs[1] & !Q1_dffs[3] & Q1_dffs[4] & Q1_dffs[2] & Q1_dffs[0] & M1_rega[23];
M1_rega[23]_or_out = M1_rega[23]_p1_out # M1_rega[23]_p2_out;
M1_rega[23]_reg_input = M1_rega[23]_or_out;
M1_rega[23] = TFFE(M1_rega[23]_reg_input, !BS, , , );
--S1_temp[4] is 3IN12:inst7|fenpin_36:inst1|temp[4]
S1_temp[4]_p1_out = S1_temp[3] & S1_temp[2] & S1_temp[1] & S1_temp[0];
S1_temp[4]_or_out = S1_temp[4];
S1_temp[4]_reg_input = S1_temp[4]_p1_out $ S1_temp[4]_or_out;
S1_temp[4] = DFFE(S1_temp[4]_reg_input, R2_3, , , );
--Q2_dffs[1] is series_para_store:inst19|lpm_counter:n_rtl_0|dffs[1]
Q2_dffs[1]_or_out = Q2_dffs[0];
Q2_dffs[1]_reg_input = Q2_dffs[1]_or_out;
Q2_dffs[1] = TFFE(Q2_dffs[1]_reg_input, !D1_inst2, !L1_fs, , );
--M1_rega[10] is change:inst4|series_parallel:inst1|rega[10]
M1_rega[10]_p1_out = NRZIN & Q1_dffs[3] & !Q1_dffs[2] & Q1_dffs[1] & !Q1_dffs[4] & !Q1_dffs[0] & !M1_rega[10];
M1_rega[10]_p2_out = !NRZIN & Q1_dffs[3] & !Q1_dffs[2] & Q1_dffs[1] & !Q1_dffs[4] & !Q1_dffs[0] & M1_rega[10];
M1_rega[10]_or_out = M1_rega[10]_p1_out # M1_rega[10]_p2_out;
M1_rega[10]_reg_input = M1_rega[10]_or_out;
M1_rega[10] = TFFE(M1_rega[10]_reg_input, !BS, , , );
--M1_rega[2] is change:inst4|series_parallel:inst1|rega[2]
M1_rega[2]_p1_out = NRZIN & !Q1_dffs[3] & !Q1_dffs[2] & Q1_dffs[1] & !Q1_dffs[4] & !Q1_dffs[0] & !M1_rega[2];
M1_rega[2]_p2_out = !NRZIN & !Q1_dffs[3] & !Q1_dffs[2] & Q1_dffs[1] & !Q1_dffs[4] & !Q1_dffs[0] & M1_rega[2];
M1_rega[2]_or_out = M1_rega[2]_p1_out # M1_rega[2]_p2_out;
M1_rega[2]_reg_input = M1_rega[2]_or_out;
M1_rega[2] = TFFE(M1_rega[2]_reg_input, !BS, , , );
--M1_parallel[23] is change:inst4|series_parallel:inst1|parallel[23]
M1_parallel[23]_or_out = M1_rega[23];
M1_parallel[23]_reg_input = M1_parallel[23]_or_out;
M1_parallel[23] = DFFE(M1_parallel[23]_reg_input, FS_IN, , , );
--M1_parallel[22] is change:inst4|series_parallel:inst1|parallel[22]
M1_parallel[22]_or_out = M1_rega[22];
M1_parallel[22]_reg_input = M1_parallel[22]_or_out;
M1_parallel[22] = DFFE(M1_parallel[22]_reg_input, FS_IN, , , );
--M1_parallel[21] is change:inst4|series_parallel:inst1|parallel[21]
M1_parallel[21]_or_out = M1_rega[21];
M1_parallel[21]_reg_input = M1_parallel[21]_or_out;
M1_parallel[21] = DFFE(M1_parallel[21]_reg_input, FS_IN, , , );
--M1_parallel[20] is change:inst4|series_parallel:inst1|parallel[20]
M1_parallel[20]_or_out = M1_rega[20];
M1_parallel[20]_reg_input = M1_parallel[20]_or_out;
M1_parallel[20] = DFFE(M1_parallel[20]_reg_input, FS_IN, , , );
--M1_parallel[19] is change:inst4|series_parallel:inst1|parallel[19]
M1_parallel[19]_or_out = M1_rega[19];
M1_parallel[19]_reg_input = M1_parallel[19]_or_out;
M1_parallel[19] = DFFE(M1_parallel[19]_reg_input, FS_IN, , , );
--M1_parallel[18] is change:inst4|series_parallel:inst1|parallel[18]
M1_parallel[18]_or_out = M1_rega[18];
M1_parallel[18]_reg_input = M1_parallel[18]_or_out;
M1_parallel[18] = DFFE(M1_parallel[18]_reg_input, FS_IN, , , );
--M1_parallel[17] is change:inst4|series_parallel:inst1|parallel[17]
M1_parallel[17]_or_out = M1_rega[17];
M1_parallel[17]_reg_input = M1_parallel[17]_or_out;
M1_parallel[17] = DFFE(M1_parallel[17]_reg_input, FS_IN, , , );
--M1_parallel[16] is change:inst4|series_parallel:inst1|parallel[16]
M1_parallel[16]_or_out = M1_rega[16];
M1_parallel[16]_reg_input = M1_parallel[16]_or_out;
M1_parallel[16] = DFFE(M1_parallel[16]_reg_input, FS_IN, , , );
--M1_parallel[15] is change:inst4|series_parallel:inst1|parallel[15]
M1_parallel[15]_or_out = M1_rega[15];
M1_parallel[15]_reg_input = M1_parallel[15]_or_out;
M1_parallel[15] = DFFE(M1_parallel[15]_reg_input, FS_IN, , , );
?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -