這是我編的一段任意分頻程序，且占空比為50%，改變n即可，n=分頻系數(shù)-1    
程序編完之后，仔細(xì)回頭看看，
 發(fā)現(xiàn)其實(shí)里面還有一些端口什么的可以省略的，但是既然已經(jīng)費(fèi)這么長的時間編寫完了，也就不再修改了，如果
大家覺得比較繁瑣的話可以自己在此基礎(chǔ)上做出修改的，呵呵 我回去了。祝大家天天好心情。


library ieee;
use ieee.std_logic_1164.all;


entity n_devide is

generic( n : integer :=4);

port( clk_in : in std_logic;

devide_out : out std_logic);

end n_devide;


architecture a of n_devide is

signal counter : integer range 0 to n;

signal convert : std_logic;

begin

devide_out <= convert;

process (clk_in)

begin

if rising_edge(clk_in) then

counter <= counter+1;

if counter = n then

counter <= 0;

convert <= not convert;

end if;

else null;

end if;

end process;

end a;