--//************************Copyright (c)**********************
--//**               廣州周立功單片機發展有限公司
--//**                     研    究    所
--//**                        測控事業部 
--//**
--//**                 http://www.zlgmcu.com
--//**
--//**-----------------文件信息---------------------------------
--//**文   件   名:  
--//**創   建   人:  Xu hui quan (許惠泉)
--//**最后修改日期:  
--//**描        述:  
--//**               
--//*------------------當前版本修訂------------------------------
--//** 修改人: 
--//** 日　期:
--//** 描　述:
--//**
--//**-----------------------------------------------------------
--//**************************************************************-/


LIBRARY	IEEE;
USE		IEEE.STD_LOGIC_1164.ALL;
USE		IEEE.STD_LOGIC_UNSIGNED.ALL;
USE 	IEEE.STD_LOGIC_ARITH.ALL;

ENTITY decl7s	IS
PORT(
	d:		IN 	STD_LOGIC_VECTOR(3	DOWNTO 0);	--輸入4位二進制碼
	seg:	OUT	STD_LOGIC_VECTOR(7	DOWNTO 0)	--七段譯碼輸出
);
END;

ARCHITECTURE ONE OF decl7s IS
SIGNAL seg_r:STD_LOGIC_VECTOR(7 DOWNTO 0);	--定義數碼管輸出寄存器
BEGIN
seg<=seg_r;					--輸出數碼管譯碼結果
PROCESS(d)					--七段譯碼
BEGIN
	CASE d IS
		WHEN 	X"0"=>	seg_r<=X"c0";--顯示0
		WHEN	X"1"=>	seg_r<=X"f9";--顯示1
		WHEN	X"2"=>	seg_r<=X"a4";--顯示2
		WHEN	X"3"=>	seg_r<=X"b0";--顯示3
		WHEN	X"4"=>	seg_r<=X"99";--顯示4
		WHEN	X"5"=>	seg_r<=X"92";--顯示5
		WHEN	X"6"=>	seg_r<=X"82";--顯示6
		WHEN	X"7"=>	seg_r<=X"f8";--顯示7
		WHEN	X"8"=>	seg_r<=X"80";--顯示8
		WHEN	X"9"=>	seg_r<=X"90";--顯示9
		WHEN	X"a"=>	seg_r<=X"88";--顯示a
		WHEN	X"b"=>	seg_r<=X"83";--顯示b
		WHEN	X"c"=>	seg_r<=X"c6";--顯示c
		WHEN	X"d"=>	seg_r<=X"a1";--顯示d
		WHEN	X"e"=>	seg_r<=X"86";--顯示e	
		WHEN	X"f"=>	seg_r<=X"8e";--顯示f				
		WHEN	OTHERS=> seg_r<=X"FF";	
	END CASE;
END PROCESS;
END;