?? ram_256.fit.rpt
字號:
+----------------------------------------------+--------------------------+
+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in D:/fpga例子/ram_256/ram_256.fit.eqn.
+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/fpga例子/ram_256/ram_256.pin.
+--------------------------------------------------------------------+
; Fitter Resource Usage Summary ;
+---------------------------------------------+----------------------+
; Resource ; Usage ;
+---------------------------------------------+----------------------+
; Total logic elements ; 10 / 2,910 ( < 1 % ) ;
; -- Combinational with no register ; 2 ;
; -- Register only ; 8 ;
; -- Combinational with a register ; 0 ;
; ; ;
; Logic element usage by number of LUT inputs ; ;
; -- 4 input functions ; 0 ;
; -- 3 input functions ; 1 ;
; -- 2 input functions ; 1 ;
; -- 1 input functions ; 4 ;
; -- 0 input functions ; 4 ;
; ; ;
; Logic elements by mode ; ;
; -- normal mode ; 10 ;
; -- arithmetic mode ; 0 ;
; -- qfbk mode ; 0 ;
; -- register cascade mode ; 0 ;
; -- synchronous clear/load mode ; 4 ;
; -- asynchronous clear/load mode ; 0 ;
; ; ;
; Total LABs ; 1 / 291 ( < 1 % ) ;
; Logic elements in carry chains ; 0 ;
; User inserted logic elements ; 0 ;
; Virtual pins ; 0 ;
; I/O pins ; 27 / 104 ( 26 % ) ;
; -- Clock pins ; 2 / 2 ( 100 % ) ;
; Global signals ; 1 ;
; M4Ks ; 0 / 13 ( 0 % ) ;
; Total memory bits ; 0 / 59,904 ( 0 % ) ;
; Total RAM block bits ; 0 / 59,904 ( 0 % ) ;
; PLLs ; 0 / 1 ( 0 % ) ;
; Global clocks ; 1 / 8 ( 13 % ) ;
; Maximum fan-out node ; we ;
; Maximum fan-out ; 9 ;
; Highest non-global fan-out signal ; process1~0 ;
; Highest non-global fan-out ; 8 ;
; Total fan-out ; 45 ;
; Average fan-out ; 1.15 ;
+---------------------------------------------+----------------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; adr[0] ; 32 ; 1 ; 0 ; 3 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; adr[1] ; 126 ; 2 ; 16 ; 14 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; adr[2] ; 130 ; 2 ; 10 ; 14 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; adr[3] ; 31 ; 1 ; 0 ; 3 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; adr[4] ; 57 ; 4 ; 16 ; 0 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; adr[5] ; 67 ; 4 ; 22 ; 0 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; adr[6] ; 3 ; 1 ; 0 ; 12 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; adr[7] ; 106 ; 3 ; 27 ; 12 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; cs ; 139 ; 2 ; 6 ; 14 ; 0 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; data_in[0] ; 36 ; 1 ; 0 ; 1 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; data_in[1] ; 92 ; 3 ; 27 ; 8 ; 4 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; data_in[2] ; 93 ; 3 ; 27 ; 8 ; 3 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; data_in[3] ; 33 ; 1 ; 0 ; 2 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; data_in[4] ; 51 ; 4 ; 10 ; 0 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; data_in[5] ; 35 ; 1 ; 0 ; 1 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; data_in[6] ; 42 ; 4 ; 6 ; 0 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; data_in[7] ; 50 ; 4 ; 10 ; 0 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; oe ; 53 ; 4 ; 12 ; 0 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; we ; 17 ; 1 ; 0 ; 7 ; 0 ; 9 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; data_out[0] ; 47 ; 4 ; 8 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; data_out[1] ; 48 ; 4 ; 8 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; data_out[2] ; 39 ; 4 ; 4 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; data_out[3] ; 38 ; 4 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; data_out[4] ; 40 ; 4 ; 4 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; data_out[5] ; 37 ; 4 ; 2 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; data_out[6] ; 41 ; 4 ; 6 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; data_out[7] ; 49 ; 4 ; 8 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; yes ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
+------------------------------------------------------------+
; I/O Bank Usage ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1 ; 9 / 22 ( 41 % ) ; 3.3V ; -- ;
; 2 ; 3 / 28 ( 11 % ) ; 3.3V ; -- ;
; 3 ; 3 / 26 ( 12 % ) ; 3.3V ; -- ;
; 4 ; 14 / 28 ( 50 % ) ; 3.3V ; -- ;
+----------+------------------+---------------+--------------+
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir. ; I/O Standard ; Voltage ; I/O Type ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1 ; 0 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 2 ; 1 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 3 ; 2 ; 1 ; adr[6] ; input ; LVTTL ; ; Row I/O ; N ; no ; Off ;
; 4 ; 3 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 5 ; 4 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -