?? image.fit.rpt
字號:
; 141 ; 192 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 142 ; 193 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 143 ; 196 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 144 ; 197 ; 2 ; GND* ; ; ; ; Column I/O ; ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
+------------------------------------------------------------------+
; PLL Summary ;
+-----------------------------+------------------------------------+
; Name ; pll:U3|altpll:altpll_component|pll ;
+-----------------------------+------------------------------------+
; PLL type ; - ;
; Scan chain ; None ;
; PLL mode ; Normal ;
; Feedback source ; -- ;
; Compensate clock ; clock0 ;
; Switchover on loss of clock ; -- ;
; Switchover counter ; -- ;
; Primary clock ; -- ;
; Input frequency 0 ; 40.0 MHz ;
; Input frequency 1 ; -- ;
; Nominal PFD frequency ; 20.0 MHz ;
; Nominal VCO frequency ; 540.0 MHz ;
; Freq min lock ; 36.36 MHz ;
; Freq max lock ; 74.07 MHz ;
; Clock Offset ; 0 ps ;
; M VCO Tap ; 0 ;
; M Initial ; 1 ;
; M value ; 27 ;
; N value ; 2 ;
; M counter delay ; -- ;
; N counter delay ; -- ;
; M2 value ; -- ;
; N2 value ; -- ;
; SS counter ; -- ;
; Downspread ; -- ;
; Spread frequency ; -- ;
; enable0 counter ; -- ;
; enable1 counter ; -- ;
; Real time reconfigurable ; -- ;
; Scan chain MIF file ; -- ;
; Preserve counter order ; Off ;
; PLL location ; PLL_1 ;
; Inclk0 signal ; clk ;
; Inclk1 signal ; -- ;
+-----------------------------+------------------------------------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage ;
+--------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; Name ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ;
+--------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; pll:U3|altpll:altpll_component|_clk0 ; clock0 ; 27 ; 20 ; 54.0 MHz ; 0 (0 ps) ; 0 ps ; 50/50 ; G1 ; -- ; 10 ; 5/5 Even ; 1 ; 0 ;
+--------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO ;
+---------------------+-------+------------------------------------+
; I/O Standard ; Load ; Termination Resistance ;
+---------------------+-------+------------------------------------+
; LVTTL ; 10 pF ; Not Available ;
; LVCMOS ; 10 pF ; Not Available ;
; 2.5 V ; 10 pF ; Not Available ;
; 1.8 V ; 10 pF ; Not Available ;
; 1.5 V ; 10 pF ; Not Available ;
; SSTL-3 Class I ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 30 pF ; (See SSTL-2) ;
; 3.3-V PCI ; 10 pF ; 25 Ohm (Parallel) ;
; LVDS ; 4 pF ; 100 Ohm (Differential) ;
; RSDS ; 0 pF ; 100 Ohm (Differential) ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+---------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+---------------------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name ;
+---------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+---------------------------------------+
; |image ; 991 (51) ; 741 ; 0 ; 60 ; 0 ; 250 (26) ; 298 (8) ; 443 (17) ; 329 (24) ; |image ;
; |amp:U4| ; 294 (248) ; 208 ; 0 ; 0 ; 0 ; 86 (63) ; 16 (2) ; 192 (183) ; 189 (167) ; |image|amp:U4 ;
; |count:U1| ; 46 (46) ; 23 ; 0 ; 0 ; 0 ; 23 (23) ; 14 (14) ; 9 (9) ; 22 (22) ; |image|amp:U4|count:U1 ;
; |image1:U2| ; 326 (177) ; 223 ; 0 ; 0 ; 0 ; 103 (21) ; 62 (48) ; 161 (108) ; 84 (31) ; |image|image1:U2 ;
; |shinningblock:U2| ; 149 (149) ; 67 ; 0 ; 0 ; 0 ; 82 (82) ; 14 (14) ; 53 (53) ; 53 (53) ; |image|image1:U2|shinningblock:U2 ;
; |pll:U3| ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |image|pll:U3 ;
; |altpll:altpll_component| ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |image|pll:U3|altpll:altpll_component ;
; |rs232_r:U1| ; 260 (0) ; 242 ; 0 ; 0 ; 0 ; 18 (0) ; 192 (0) ; 50 (0) ; 20 (0) ; |image|rs232_r:U1 ;
; |pll1:u1| ; 18 (18) ; 9 ; 0 ; 0 ; 0 ; 9 (9) ; 4 (4) ; 5 (5) ; 9 (9) ; |image|rs232_r:U1|pll1:u1 ;
; |rcv:u2| ; 242 (242) ; 233 ; 0 ; 0 ; 0 ; 9 (9) ; 188 (188) ; 45 (45) ; 11 (11) ; |image|rs232_r:U1|rcv:u2 ;
; |rs232_t:u5| ; 60 (8) ; 43 ; 0 ; 0 ; 0 ; 17 (0) ; 20 (8) ; 23 (0) ; 12 (0) ; |image|rs232_t:u5 ;
; |pll1:u1| ; 17 (17) ; 9 ; 0 ; 0 ; 0 ; 8 (8) ; 4 (4) ; 5 (5) ; 8 (8) ; |image|rs232_t:u5|pll1:u1 ;
; |send:u2| ; 35 (35) ; 26 ; 0 ; 0 ; 0 ; 9 (9) ; 8 (8) ; 18 (18) ; 4 (4) ; |image|rs232_t:u5|send:u2 ;
+---------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+---------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.
+-------------------------------------------------------------------------------------+
; Delay Chain Summary ;
+------------+----------+---------------+---------------+-----------------------+-----+
; Name ; Pin Type ; Pad to Co?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -