?? jian.vhd
字號:
library IEEE;
use IEEE.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity jian is
port (
A: in STD_LOGIC_vector(7 downto 0);
aout: out STD_LOGIC_vector(7 downto 0)
);
end jian;
architecture mmm of jian is
begin
aout<="01111111"-A;
end mmm;
?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -