LIBRARY IEEE;  --正弦信號發(fā)生器源文件
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY ADDR IS
    PORT ( CLK  : IN STD_LOGIC;                  --信號源時鐘
            Q : OUT STD_LOGIC_VECTOR (5 DOWNTO 0) );--8位波形數(shù)據(jù)輸出
END;
ARCHITECTURE DACC OF ADDR IS
BEGIN
	PROCESS(CLK ) --LPM_ROM地址發(fā)生器進程
		variable Q1 : STD_LOGIC_VECTOR (5 DOWNTO 0); --設(shè)定內(nèi)部節(jié)點作為地址計數(shù)器
	BEGIN
		IF CLK'EVENT AND CLK = '1' THEN  
			Q1:=Q1+1; --Q1作為地址發(fā)生器計數(shù)器
		END IF;
		Q<=Q1;
	END PROCESS;
END;