?? light.sim.rpt
字號(hào):
+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------+
; |controller|redb~0 ; |controller|redb~0 ; out ;
; |controller|greenb~0 ; |controller|greenb~0 ; out ;
; |controller|yellowb~0 ; |controller|yellowb~0 ; out ;
; |controller|redb~reg0 ; |controller|redb~reg0 ; out ;
; |controller|greenb~reg0 ; |controller|greenb~reg0 ; out ;
; |controller|yellowb~reg0 ; |controller|yellowb~reg0 ; out ;
; |controller|flash~reg0 ; |controller|flash~reg0 ; out ;
; |controller|hold ; |controller|hold ; out ;
; |controller|numb[0] ; |controller|numb[0] ; pin_out ;
; |controller|numb[1] ; |controller|numb[1] ; pin_out ;
; |controller|numb[2] ; |controller|numb[2] ; pin_out ;
; |controller|numb[3] ; |controller|numb[3] ; pin_out ;
; |controller|numb[4] ; |controller|numb[4] ; pin_out ;
; |controller|redb ; |controller|redb ; pin_out ;
; |controller|greenb ; |controller|greenb ; pin_out ;
; |controller|yellowb ; |controller|yellowb ; pin_out ;
; |controller|flash ; |controller|flash ; pin_out ;
; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|datab_node[7]~0 ; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|datab_node[7]~0 ; out0 ;
; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|datab_node[5] ; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|datab_node[5] ; out0 ;
; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|datab_node[4] ; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|datab_node[4] ; out0 ;
; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|datab_node[3] ; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|datab_node[3] ; out0 ;
; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|datab_node[2] ; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|datab_node[2] ; out0 ;
; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|datab_node[1] ; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|datab_node[1] ; out0 ;
; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|datab_node[0] ; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|datab_node[0] ; out0 ;
; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|ps[0]~0 ; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|ps[0]~0 ; out0 ;
; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|psi[0] ; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|psi[0] ; out0 ;
; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|gn[0] ; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|gn[0] ; out0 ;
; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|gn[1] ; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|gn[1] ; out0 ;
; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|ps[2]~2 ; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|ps[2]~2 ; out0 ;
; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|psi[2] ; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|psi[2] ; out0 ;
; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|gn[3] ; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|gn[3] ; out0 ;
; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|gn[4] ; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|gn[4] ; out0 ;
; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|ps[5]~5 ; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|ps[5]~5 ; out0 ;
; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|psi[5] ; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|psi[5] ; out0 ;
; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|pc[0] ; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|pc[0] ; out0 ;
; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|pc[1] ; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|pc[1] ; out0 ;
; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|pc[2] ; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|pc[2] ; out0 ;
; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|pc[3] ; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|pc[3] ; out0 ;
; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|pc[4] ; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|pc[4] ; out0 ;
; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|g3~0 ; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|g3~0 ; out0 ;
; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|gc[0] ; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|gc[0] ; out0 ;
; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|tot_cin_node[0] ; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|tot_cin_node[0] ; out0 ;
; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|tot_cin_node[4]~0 ; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|tot_cin_node[4]~0 ; out0 ;
; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|_~2 ; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|_~2 ; out0 ;
; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|_~4 ; |controller|lpm_add_sub:add_rtl_2|addcore:adder|addcore:adder[0]|_~4 ; out0 ;
; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|datab_node[7]~0 ; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|datab_node[7]~0 ; out0 ;
; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|datab_node[4] ; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|datab_node[4] ; out0 ;
; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|datab_node[3] ; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|datab_node[3] ; out0 ;
; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|datab_node[2] ; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|datab_node[2] ; out0 ;
; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|datab_node[1] ; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|datab_node[1] ; out0 ;
; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|datab_node[0] ; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|datab_node[0] ; out0 ;
; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|ps[0]~0 ; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|ps[0]~0 ; out0 ;
; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|psi[0] ; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|psi[0] ; out0 ;
; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|gn[0] ; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|gn[0] ; out0 ;
; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|gn[1] ; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|gn[1] ; out0 ;
; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|ps[2]~2 ; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|ps[2]~2 ; out0 ;
; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|psi[2] ; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|psi[2] ; out0 ;
; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|ps[3]~3 ; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|ps[3]~3 ; out0 ;
; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|psi[3] ; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|psi[3] ; out0 ;
; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|gn[4] ; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|gn[4] ; out0 ;
; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|pc[0] ; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|pc[0] ; out0 ;
; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|pc[1] ; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|pc[1] ; out0 ;
; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|pc[2] ; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|pc[2] ; out0 ;
; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|pc[3] ; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|pc[3] ; out0 ;
; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|gc[0] ; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|gc[0] ; out0 ;
; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|tot_cin_node[0] ; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|tot_cin_node[0] ; out0 ;
; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|_~2 ; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|_~2 ; out0 ;
; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|_~4 ; |controller|lpm_add_sub:add_rtl_1|addcore:adder|addcore:adder[0]|_~4 ; out0 ;
; |controller|lpm_add_sub:add_rtl_0|addcore:adder|addcore:adder[0]|datab_node[7]~0 ; |controller|lpm_add_sub:add_rtl_0|addcore:adder|addcore:adder[0]|datab_node[7]~0 ; out0 ;
; |controller|lpm_add_sub:add_rtl_0|addcore:adder|addcore:adder[0]|datab_node[4] ; |controller|lpm_add_sub:add_rtl_0|addcore:adder|addcore:adder[0]|datab_node[4] ; out0 ;
; |controller|lpm_add_sub:add_rtl_0|addcore:adder|addcore:adder[0]|datab_node[3] ; |controller|lpm_add_sub:add_rtl_0|addcore:adder|addcore:adder[0]|datab_node[3] ; out0 ;
; |controller|lpm_add_sub:add_rtl_0|addcore:adder|addcore:adder[0]|datab_node[2] ; |controller|lpm_add_sub:add_rtl_0|addcore:adder|addcore:adder[0]|datab_node[2] ; out0 ;
; |controller|lpm_add_sub:add_rtl_0|addcore:adder|addcore:adder[0]|datab_node[1] ; |controller|lpm_add_sub:add_rtl_0|addcore:adder|addcore:adder[0]|datab_node[1] ; out0 ;
; |controller|lpm_add_sub:add_rtl_0|addcore:adder|addcore:adder[0]|datab_node[0] ; |controller|lpm_add_sub:add_rtl_0|addcore:adder|addcore:adder[0]|datab_node[0] ; out0 ;
; |controller|lpm_add_sub:add_rtl_0|addcore:adder|addcore:adder[0]|ps[0]~0 ; |controller|lpm_add_sub:add_rtl_0|addcore:adder|addcore:adder[0]|ps[0]~0 ; out0 ;
; |controller|lpm_add_sub:add_rtl_0|addcore:adder|addcore:adder[0]|psi[0] ; |controller|lpm_add_sub:add_rtl_0|addcore:adder|addcore:adder[0]|psi[0] ; out0 ;
; |controller|lpm_add_sub:add_rtl_0|addcore:adder|addcore:adder[0]|gn[0] ; |controller|lpm_add_sub:add_rtl_0|addcore:adder|addcore:adder[0]|gn[0] ; out0 ;
; |controller|lpm_add_sub:add_rtl_0|addcore:adder|addcore:adder[0]|gn[1] ; |controller|lpm_add_sub:add_rtl_0|addcore:adder|addcore:adder[0]|gn[1] ; out0 ;
; |controller|lpm_add_sub:add_rtl_0|addcore:adder|addcore:adder[0]|gn[2] ; |controller|lpm_add_sub:add_rtl_0|addcore:adder|addcore:adder[0]|gn[2] ; out0 ;
; |controller|lpm_add_sub:add_rtl_0|addcore:adder|addcore:adder[0]|ps[3]~3 ; |controller|lpm_add_sub:add_rtl_0|addcore:adder|addcore:adder[0]|ps[3]~3 ; out0 ;
?? 快捷鍵說(shuō)明
復(fù)制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號(hào)
Ctrl + =
減小字號(hào)
Ctrl + -