+-------+--------------+------------+--------+---------------------+-----------+
; Slack ; Required tsu ; Actual tsu ; From   ; To                  ; To Clock  ;
+-------+--------------+------------+--------+---------------------+-----------+
; N/A   ; None         ; 7.492 ns   ; reset  ; CLK_COUNT_100HZ[18] ; clk_48Mhz ;
; N/A   ; None         ; 7.492 ns   ; reset  ; CLK_COUNT_100HZ[16] ; clk_48Mhz ;
; N/A   ; None         ; 7.492 ns   ; reset  ; CLK_COUNT_100HZ[19] ; clk_48Mhz ;
; N/A   ; None         ; 7.492 ns   ; reset  ; CLK_COUNT_100HZ[17] ; clk_48Mhz ;
; N/A   ; None         ; 7.492 ns   ; reset  ; CLK_COUNT_100HZ[14] ; clk_48Mhz ;
; N/A   ; None         ; 7.492 ns   ; reset  ; CLK_COUNT_100HZ[15] ; clk_48Mhz ;
; N/A   ; None         ; 7.492 ns   ; reset  ; CLK_COUNT_100HZ[13] ; clk_48Mhz ;
; N/A   ; None         ; 7.492 ns   ; reset  ; CLK_COUNT_100HZ[12] ; clk_48Mhz ;
; N/A   ; None         ; 7.492 ns   ; reset  ; CLK_COUNT_100HZ[11] ; clk_48Mhz ;
; N/A   ; None         ; 7.492 ns   ; reset  ; CLK_COUNT_100HZ[10] ; clk_48Mhz ;
; N/A   ; None         ; 7.067 ns   ; reset  ; CLK_COUNT_400HZ[18] ; clk_48Mhz ;
; N/A   ; None         ; 7.067 ns   ; reset  ; CLK_COUNT_400HZ[19] ; clk_48Mhz ;
; N/A   ; None         ; 7.067 ns   ; reset  ; CLK_COUNT_400HZ[14] ; clk_48Mhz ;
; N/A   ; None         ; 7.067 ns   ; reset  ; CLK_COUNT_400HZ[17] ; clk_48Mhz ;
; N/A   ; None         ; 7.067 ns   ; reset  ; CLK_COUNT_400HZ[13] ; clk_48Mhz ;
; N/A   ; None         ; 7.067 ns   ; reset  ; CLK_COUNT_400HZ[12] ; clk_48Mhz ;
; N/A   ; None         ; 7.067 ns   ; reset  ; CLK_COUNT_400HZ[11] ; clk_48Mhz ;
; N/A   ; None         ; 7.067 ns   ; reset  ; CLK_COUNT_400HZ[10] ; clk_48Mhz ;
; N/A   ; None         ; 7.067 ns   ; reset  ; CLK_COUNT_400HZ[16] ; clk_48Mhz ;
; N/A   ; None         ; 7.067 ns   ; reset  ; CLK_COUNT_400HZ[15] ; clk_48Mhz ;
; N/A   ; None         ; 7.017 ns   ; reset  ; CLK_COUNT_100HZ[9]  ; clk_48Mhz ;
; N/A   ; None         ; 7.017 ns   ; reset  ; CLK_COUNT_100HZ[7]  ; clk_48Mhz ;
; N/A   ; None         ; 7.017 ns   ; reset  ; CLK_COUNT_100HZ[4]  ; clk_48Mhz ;
; N/A   ; None         ; 7.017 ns   ; reset  ; CLK_COUNT_100HZ[6]  ; clk_48Mhz ;
; N/A   ; None         ; 7.017 ns   ; reset  ; CLK_COUNT_100HZ[5]  ; clk_48Mhz ;
; N/A   ; None         ; 7.017 ns   ; reset  ; CLK_COUNT_100HZ[8]  ; clk_48Mhz ;
; N/A   ; None         ; 7.017 ns   ; reset  ; CLK_COUNT_100HZ[3]  ; clk_48Mhz ;
; N/A   ; None         ; 7.017 ns   ; reset  ; CLK_COUNT_100HZ[2]  ; clk_48Mhz ;
; N/A   ; None         ; 7.017 ns   ; reset  ; CLK_COUNT_100HZ[1]  ; clk_48Mhz ;
; N/A   ; None         ; 7.017 ns   ; reset  ; CLK_COUNT_100HZ[0]  ; clk_48Mhz ;
; N/A   ; None         ; 6.702 ns   ; reset  ; CLK_100HZ           ; clk_48Mhz ;
; N/A   ; None         ; 6.516 ns   ; reset  ; CLK_COUNT_400HZ[9]  ; clk_48Mhz ;
; N/A   ; None         ; 6.516 ns   ; reset  ; CLK_COUNT_400HZ[5]  ; clk_48Mhz ;
; N/A   ; None         ; 6.516 ns   ; reset  ; CLK_COUNT_400HZ[4]  ; clk_48Mhz ;
; N/A   ; None         ; 6.516 ns   ; reset  ; CLK_COUNT_400HZ[6]  ; clk_48Mhz ;
; N/A   ; None         ; 6.516 ns   ; reset  ; CLK_COUNT_400HZ[7]  ; clk_48Mhz ;
; N/A   ; None         ; 6.516 ns   ; reset  ; CLK_COUNT_400HZ[8]  ; clk_48Mhz ;
; N/A   ; None         ; 6.516 ns   ; reset  ; CLK_COUNT_400HZ[3]  ; clk_48Mhz ;
; N/A   ; None         ; 6.516 ns   ; reset  ; CLK_COUNT_400HZ[2]  ; clk_48Mhz ;
; N/A   ; None         ; 6.516 ns   ; reset  ; CLK_COUNT_400HZ[1]  ; clk_48Mhz ;
; N/A   ; None         ; 6.516 ns   ; reset  ; CLK_COUNT_400HZ[0]  ; clk_48Mhz ;
; N/A   ; None         ; 5.536 ns   ; reset  ; CLK_400HZ           ; clk_48Mhz ;
; N/A   ; None         ; 3.838 ns   ; SW3[2] ; D1                  ; clk_48Mhz ;
; N/A   ; None         ; 3.782 ns   ; D4     ; COUNT[7]            ; clk_48Mhz ;
; N/A   ; None         ; 3.782 ns   ; D4     ; COUNT[4]            ; clk_48Mhz ;
; N/A   ; None         ; 3.782 ns   ; D4     ; COUNT[3]            ; clk_48Mhz ;
; N/A   ; None         ; 3.782 ns   ; D4     ; COUNT[0]            ; clk_48Mhz ;
; N/A   ; None         ; 3.772 ns   ; D4     ; COUNT[1]            ; clk_48Mhz ;
; N/A   ; None         ; 3.496 ns   ; SW3[1] ; D1                  ; clk_48Mhz ;
; N/A   ; None         ; 3.469 ns   ; K      ; RESET_LED~reg0      ; clk_48Mhz ;
; N/A   ; None         ; 3.443 ns   ; K      ; Q_LED~reg0          ; clk_48Mhz ;
; N/A   ; None         ; 3.357 ns   ; D4     ; Q~reg0              ; clk_48Mhz ;
; N/A   ; None         ; 3.357 ns   ; D4     ; COUNT[6]            ; clk_48Mhz ;
; N/A   ; None         ; 3.318 ns   ; SW3[0] ; D1                  ; clk_48Mhz ;
; N/A   ; None         ; 2.922 ns   ; K      ; SEC_LED~reg0        ; clk_48Mhz ;
; N/A   ; None         ; 2.853 ns   ; SW3[3] ; D1                  ; clk_48Mhz ;
; N/A   ; None         ; 2.787 ns   ; SW3[2] ; D0                  ; clk_48Mhz ;
; N/A   ; None         ; 2.644 ns   ; D4     ; COUNT[5]            ; clk_48Mhz ;
; N/A   ; None         ; 2.644 ns   ; D4     ; COUNT[2]            ; clk_48Mhz ;
; N/A   ; None         ; 2.621 ns   ; K      ; B2[4]               ; clk_48Mhz ;
; N/A   ; None         ; 2.621 ns   ; K      ; B2[3]               ; clk_48Mhz ;
; N/A   ; None         ; 2.621 ns   ; K      ; B2[2]               ; clk_48Mhz ;
; N/A   ; None         ; 2.621 ns   ; K      ; B2[1]               ; clk_48Mhz ;
; N/A   ; None         ; 2.621 ns   ; K      ; B2[5]               ; clk_48Mhz ;
; N/A   ; None         ; 2.621 ns   ; K      ; B2[6]               ; clk_48Mhz ;
; N/A   ; None         ; 2.621 ns   ; K      ; B2[7]               ; clk_48Mhz ;
; N/A   ; None         ; 2.599 ns   ; D3     ; COUNT2[5]           ; clk_48Mhz ;
; N/A   ; None         ; 2.599 ns   ; D3     ; COUNT2[4]           ; clk_48