?? top.versim_par
字號:
top.versim_par -- generated only for ProjNav status tracking
Simulation Model Target: ModelSim SE (Verilog)
?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -