請注意:
	第68例到第74例是同一個電路的不同部分的描述，因此
	在編譯及模擬時會用到其他例子中的描述。

	本例的各個源描述不能單獨編譯與模擬,它是第68例到第73例
	的一個整機組裝,需要與第68例到第73例結合起來,一起編譯
	及模擬，方法如下：
	將第69例的	69_p_alarm_clock.vhd
	  第68例的	68_alarm_controller.vhd
	  第69例的	69_decoder.vhd
	  第70例的	70_buffer.vhd
	  第71例的	71_alarm_counter.vhd
			71_alarm_reg.vhd
	  第72例的	72_display_driver.vhd
	  第73例的	73_fq_divider.vhd
	均拷貝至本目錄下，連同
			74_alarm_clock.vhd
			74_tb_alarm_clock.vhd
	分別編譯(按上述順序)。
	最后對tb_alarm_clock(test)作確立、模擬。

	另需注意：本例由于規模較大，模擬時間較長，需要較大的內存空間（至少128M），
		因此可以模擬一段時間后，使用暫停功能停止模擬，此時也可以使用波形
		觀察器察看波形。