?? dff1.vhd
字號:
--dff1---component----
library ieee;
use ieee.std_logic_1164.all;
--********************---
entity dff1 is
port(d,clk : in std_logic;
q: out std_logic);
end;
--*************************
architecture setup_time of dff1 is
begin
process(clk)
begin
if (clk='1') and (clk'event) then
q<=d;
end if;
end process;
end setup_time;
?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -