-- 元件定義語句
-- COMPONENT 元件名 is           
-- generic (類屬)
-- port (端口)
-- end COMPONENT 
---------------------
-- 元件例化語句
-- 元件名 port map (
--            [端口名=>] 連接端口名，...);
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
entity nd2 is
  PORT(
         A,B : IN STD_LOGIC;
          C  :OUT STD_LOGIC);
   END ND2;
ARCHITECTURE A OF nd2 IS
BEGIN
     C<=A AND B;
END A;