?? lab4.tan.rpt
字號:
Classic Timing Analyzer report for lab4
Thu Sep 25 06:10:20 2008
Quartus II Version 8.0 Build 231 07/10/2008 Service Pack 1 SJ Web Edition
---------------------
; Table of Contents ;
---------------------
1. Legal Notice
2. Timing Analyzer Summary
3. Timing Analyzer Settings
4. tpd
5. Timing Analyzer Messages
----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions
and other software and tools, and its AMPP partner logic
functions, and any output files from any of the foregoing
(including device programming or simulation files), and any
associated documentation or information are expressly subject
to the terms and conditions of the Altera Program License
Subscription Agreement, Altera MegaCore Function License
Agreement, or other applicable license agreement, including,
without limitation, that your use is for the sole purpose of
programming logic devices manufactured by Altera and sold by
Altera or its authorized distributors. Please refer to the
applicable agreement for further details.
+-------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary ;
+------------------------------+-------+---------------+-------------+--------+----------+------------+----------+--------------+
; Type ; Slack ; Required Time ; Actual Time ; From ; To ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+--------+----------+------------+----------+--------------+
; Worst-case tpd ; N/A ; None ; 14.222 ns ; rin[4] ; sseg2[6] ; -- ; -- ; 0 ;
; Total number of failed paths ; ; ; ; ; ; ; ; 0 ;
+------------------------------+-------+---------------+-------------+--------+----------+------------+----------+--------------+
+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option ; Setting ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name ; EP2C20F484C7 ; ; ; ;
; Timing Models ; Final ; ; ; ;
; Default hold multicycle ; Same as Multicycle ; ; ; ;
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; On ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
; Use TimeQuest Timing Analyzer ; Off ; ; ; ;
; Number of source nodes to report per destination node ; 10 ; ; ; ;
; Number of destination nodes to report ; 10 ; ; ; ;
; Number of paths to report ; 200 ; ; ; ;
; Report Minimum Timing Checks ; Off ; ; ; ;
; Use Fast Timing Models ; Off ; ; ; ;
; Report IO Paths Separately ; Off ; ; ; ;
; Perform Multicorner Analysis ; On ; ; ; ;
; Reports the worst-case path for each clock domain and analysis ; Off ; ; ; ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off ; ; ; ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------+
; tpd ;
+-------+-------------------+-----------------+---------+----------+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To ;
+-------+-------------------+-----------------+---------+----------+
; N/A ; None ; 14.222 ns ; rin[4] ; sseg2[6] ;
; N/A ; None ; 14.220 ns ; rin[4] ; sseg2[5] ;
; N/A ; None ; 14.208 ns ; rin[4] ; sseg2[0] ;
; N/A ; None ; 14.121 ns ; rin[5] ; sseg2[6] ;
; N/A ; None ; 14.119 ns ; rin[5] ; sseg2[5] ;
; N/A ; None ; 14.107 ns ; rin[5] ; sseg2[0] ;
; N/A ; None ; 14.076 ns ; rin[3] ; sseg2[6] ;
; N/A ; None ; 14.074 ns ; rin[3] ; sseg2[5] ;
; N/A ; None ; 14.062 ns ; rin[3] ; sseg2[0] ;
; N/A ; None ; 14.004 ns ; rin[10] ; sseg2[6] ;
; N/A ; None ; 14.002 ns ; rin[10] ; sseg2[5] ;
; N/A ; None ; 13.990 ns ; rin[10] ; sseg2[0] ;
; N/A ; None ; 13.955 ns ; rin[8] ; sseg2[6] ;
; N/A ; None ; 13.953 ns ; rin[8] ; sseg2[5] ;
; N/A ; None ; 13.941 ns ; rin[8] ; sseg2[0] ;
; N/A ; None ; 13.866 ns ; rin[4] ; sseg2[4] ;
; N/A ; None ; 13.851 ns ; rin[4] ; sseg2[1] ;
; N/A ; None ; 13.845 ns ; rin[4] ; sseg2[3] ;
; N/A ; None ; 13.842 ns ; rin[4] ; sseg2[2] ;
; N/A ; None ; 13.765 ns ; rin[5] ; sseg2[4] ;
; N/A ; None ; 13.750 ns ; rin[5] ; sseg2[1] ;
; N/A ; None ; 13.747 ns ; rin[6] ; sseg2[6] ;
; N/A ; None ; 13.745 ns ; rin[6] ; sseg2[5] ;
; N/A ; None ; 13.744 ns ; rin[5] ; sseg2[3] ;
; N/A ; None ; 13.741 ns ; rin[5] ; sseg2[2] ;
; N/A ; None ; 13.740 ns ; rin[2] ; sseg2[6] ;
; N/A ; None ; 13.738 ns ; rin[2] ; sseg2[5] ;
; N/A ; None ; 13.734 ns ; rin[9] ; sseg2[6] ;
; N/A ; None ; 13.733 ns ; rin[6] ; sseg2[0] ;
; N/A ; None ; 13.732 ns ; rin[9] ; sseg2[5] ;
; N/A ; None ; 13.726 ns ; rin[2] ; sseg2[0] ;
; N/A ; None ; 13.720 ns ; rin[3] ; sseg2[4] ;
; N/A ; None ; 13.720 ns ; rin[9] ; sseg2[0] ;
; N/A ; None ; 13.705 ns ; rin[3] ; sseg2[1] ;
; N/A ; None ; 13.699 ns ; rin[3] ; sseg2[3] ;
; N/A ; None ; 13.696 ns ; rin[3] ; sseg2[2] ;
; N/A ; None ; 13.648 ns ; rin[10] ; sseg2[4] ;
; N/A ; None ; 13.633 ns ; rin[10] ; sseg2[1] ;
; N/A ; None ; 13.627 ns ; rin[10] ; sseg2[3] ;
?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -