`timescale 1ns/1ns

module testhdb3;
reg ctx;
reg nrz;
reg rst;
wire hdbp;
wire hdbn;
//wire[1:0] codeoutv;
//wire[1:0] codeoutb;
`define period 500

//???????
HDB3 hdb(.nrz(nrz),.ctx(ctx),.rst(rst),.hdbp(hdbp),.hdbn(hdbn));

initial

ctx=0;
always
   begin
       #250 ctx=1'b1;
       #250 ctx=1'b0;
end

initial
   
   begin
     rst=0;
     nrz=0;
     
     
         #400 rst=1;
         #850 rst=0;
         #`period      nrz=1;
         #(`period*3)  nrz=0;
         #`period     nrz=1;
       #`period    nrz=0;
       #(`period*4) nrz=1;
       #`period    nrz=0;
       #`period    nrz=1;
       #(`period*2)nrz=0;
       #(`period*4) nrz=1;
       
       
       #`period      nrz=1;
      #(`period*3)  nrz=0;
      #`period     nrz=1;
       #`period    nrz=0;
       #(`period*4) nrz=1;
       #`period    nrz=0;
       #`period    nrz=1;
       #(`period*2)nrz=0;
       #(`period*4) nrz=1; 
        #(`period*4) nrz=0; 
       
       #(`period*50) $finish;
    
      
  
       
       
end

endmodule