字號:
library verilog;use verilog.vl_types.all;entity ADDSUB is port( add_sub : in vl_logic; dataa : in vl_logic_vector(15 downto 0); datab : in vl_logic_vector(15 downto 0); result : out vl_logic_vector(15 downto 0) );end ADDSUB;
?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
增大字號
Ctrl + =
減小字號
Ctrl + -