-- 庫聲明
library IEEE;
use IEEE.STD_LOGIC_1164.all;

-- 實體聲明
entity switch_bus is
	-- 類屬參數
	generic (
	BUS_WIDTH : integer := 8 );					-- 總線寬度
	port (
	din1 : in std_logic_vector(BUS_WIDTH-1 downto 0);	-- 輸入總線一
	din2 : in std_logic_vector(BUS_WIDTH-1 downto 0);	-- 輸入總線二
	sel : in std_logic;								-- 選擇信號
	dout : out std_logic_vector(BUS_WIDTH-1 downto 0) );	-- 輸出總線
end switch_bus;

--}} End of automatically maintained section
-- 結構體
architecture switch_bus of switch_bus is
begin
	-- 使用select語句
	with sel select
	dout <= din1 when '0',
			din2 when others;
end switch_bus;