--庫文件，包說明
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
--實體說明一個模為60的同步計數器
ENTITY CNTM60 IS
	PORT(NRST:IN STD_LOGIC;--異步復位端口
		  LD:IN STD_LOGIC;--置數端口
		  CI:IN STD_LOGIC;--計數控制
		  CLK:IN STD_LOGIC;--時鐘脈沖
        D:IN STD_LOGIC_VECTOR(7 DOWNTO 0);
		  CO:OUT STD_LOGIC;--進位輸出
		  QH:BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0);
		  QL:BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0));
END ENTITY CNTM60;
--結構體說明
ARCHITECTURE ART OF CNTM60 IS
	BEGIN
		CO<='1'WHEN(QH="0101"AND QL="1001"AND CI='1')ELSE'0';
		--進位輸出的產生
			PROCESS(CLK,NRST)IS--敏感信號
				BEGIN
					IF(NRST='1')THEN 
						QH<="0000";
						QL<="0000";
					ELSIF(CLK'EVENT AND CLK='1')THEN--上升沿
						IF(LD='1')THEN
							QH<=D(7 DOWNTO 4);
							QL<=D(3 DOWNTO 0);
						ELSIF(CI='1')THEN
							IF(QL=9)THEN
								QL<="0000";
								IF(QH=5)THEN
									QH<="0000";
								ELSE
									QH<=QH+1;
								END IF;
							ELSE
								QL<=QL+1;
							END IF;
						END IF;
					END IF;
		END PROCESS;
END ARCHITECTURE ART;