?? count26.vhd
字號:
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY count26 IS
PORT(
clk :IN STD_LOGIC;
enable :IN STD_LOGIC;
c :OUT STD_LOGIC);
END count26;
ARCHITECTURE a OF count26 IS
BEGIN
PROCESS(clk)
VARIABLE cnt:INTEGER RANGE 26 DOWNTO 0;
BEGIN
IF(clk 'EVENT AND clk='1')THEN
IF enable='1'AND cnt<26 THEN
cnt:=cnt+1;
ELSE
cnt:=0;
END IF;
END IF;
IF cnt=26 THEN
C<='1';
ELSE
C<='0';
END IF;
END PROCESS;
END a;
?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -