; Timing Analyzer Settings                                                                             ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                ; Setting            ; From ; To ; Entity Name ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                           ; EP1K50QC208-3      ;      ;    ;             ;
; Timing Models                                         ; Final              ;      ;    ;             ;
; Number of source nodes to report per destination node ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                 ; 10                 ;      ;    ;             ;
; Number of paths to report                             ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                          ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                ; Off                ;      ;    ;             ;
; Report IO Paths Separately                            ; Off                ;      ;    ;             ;
; Default hold multicycle                               ; Same As Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains             ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                        ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                      ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                 ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements               ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                      ; Off                ;      ;    ;             ;
; Enable Clock Latency                                  ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                         ; Off                ;      ;    ;             ;
+-------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------------------------------------+---------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                                            ; To                                                      ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------------------------------------+---------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 55.87 MHz ( period = 17.900 ns )                    ; \a2:n[0]                                                        ; y[6]~reg0                                               ; clk        ; clk      ; None                        ; None                      ; 16.500 ns               ;
; N/A                                     ; 55.87 MHz ( period = 17.900 ns )                    ; \a2:n[1]                                                        ; y[6]~reg0                                               ; clk        ; clk      ; None                        ; None                      ; 16.500 ns               ;
; N/A                                     ; 56.18 MHz ( period = 17.800 ns )                    ; \a2:n[2]                                                        ; y[6]~reg0                                               ; clk        ; clk      ; None                        ; None                      ; 16.400 ns               ;
; N/A                                     ; 56.50 MHz ( period = 17.700 ns )                    ; \a2:n[3]                                                        ; y[6]~reg0                                               ; clk        ; clk      ; None                        ; None                      ; 16.300 ns               ;
; N/A                                     ; 57.14 MHz ( period = 17.500 ns )                    ; \a2:n[0]                                                        ; y[3]~reg0                                               ; clk        ; clk      ; None                        ; None                      ; 16.100 ns               ;
; N/A                                     ; 57.14 MHz ( period = 17.500 ns )                    ; \a2:n[1]                                                        ; y[3]~reg0                                               ; clk        ; clk      ; None                        ; None                      ; 16.100 ns               ;
; N/A                                     ; 57.14 MHz ( period = 17.500 ns )                    ; \a2:n[0]                                                        ; y[5]~reg0                                               ; clk        ; clk      ; None                        ; None                      ; 16.100 ns               ;
; N/A                                     ; 57.14 MHz ( period = 17.500 ns )                    ; \a2:n[1]                                                        ; y[5]~reg0                                               ; clk        ; clk      ; None                        ; None                      ; 16.100 ns               ;
; N/A                                     ; 57.47 MHz ( period = 17.400 ns )                    ; \a2:n[2]                                                        ; y[3]~reg0                                               ; clk        ; clk      ; None                        ; None                      ; 16.000 ns               ;
; N/A                                     ; 57.47 MHz ( period = 17.400 ns )                    ; \a2:n[2]                                                        ; y[5]~reg0                                               ; clk        ; clk      ; None                        ; None                      ; 16.000 ns               ;
; N/A                                     ; 57.80 MHz ( period = 17.300 ns )                    ; \a2:n[3]                                                        ; y[3]~reg0                                               ; clk        ; clk      ; None                        ; None                      ; 15.900 ns               ;
; N/A                                     ; 57.80 MHz ( period = 17.300 ns )                    ; \a2:n[3]                                                        ; y[5]~reg0                                               ; clk        ; clk      ; None                        ; None                      ; 15.900 ns               ;
; N/A                                     ; 58.82 MHz ( period = 17.000 ns )                    ; lpm_counter:d_rtl_2|alt_counter_f10ke:wysi_counter|q[2]         ; y[1]~reg0                                               ; clk        ; clk      ; None                        ; None                      ; 15.600 ns               ;
; N/A                                     ; 58.82 MHz ( period = 17.000 ns )                    ; \a2:n[6]                                                        ; y[6]~reg0                                               ; clk        ; clk      ; None                        ; None                      ; 15.600 ns               ;