?? jk_0.v
字號:
module jk_0(clk,j,k,q,rs,set);
input clk,j,k,rs,set;
output q;
reg q;
always @(posedge clk or negedge rs or negedge set)
begin
if (~rs)
q=0;
else if(~set)
q=1;
else
begin
case({jk})
2'b00:q=1;
2'b01:q=0;
2'b10:q=1;
2'b11:q=0;
endcase
end
end
endmodule
?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -