?? fenpin1.v
字號:
module fenpin1(clk,clk2);
input clk;
output clk2;
reg clk2;
always@(posedge clk)
clk2<=~clk2;
endmodule?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -