?? taxt.map.rpt
字號:
; |add_sub_oe8:add_sub_9| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; |taxt|d_to_b:inst1|lpm_divide:mod_rtl_2|lpm_divide_0ff:auto_generated|sign_div_unsign_vig:divider|alt_u_div_3od:divider|add_sub_oe8:add_sub_9 ;
; |lpm_divide:mod_rtl_3| ; 87 (0) ; 0 ; 0 ; 0 ; 0 ; 87 (0) ; 0 (0) ; 0 (0) ; 48 (0) ; |taxt|d_to_b:inst1|lpm_divide:mod_rtl_3 ;
; |lpm_divide_0ff:auto_generated| ; 87 (0) ; 0 ; 0 ; 0 ; 0 ; 87 (0) ; 0 (0) ; 0 (0) ; 48 (0) ; |taxt|d_to_b:inst1|lpm_divide:mod_rtl_3|lpm_divide_0ff:auto_generated ;
; |sign_div_unsign_vig:divider| ; 87 (0) ; 0 ; 0 ; 0 ; 0 ; 87 (0) ; 0 (0) ; 0 (0) ; 48 (0) ; |taxt|d_to_b:inst1|lpm_divide:mod_rtl_3|lpm_divide_0ff:auto_generated|sign_div_unsign_vig:divider ;
; |alt_u_div_3od:divider| ; 87 (39) ; 0 ; 0 ; 0 ; 0 ; 87 (39) ; 0 (0) ; 0 (0) ; 48 (0) ; |taxt|d_to_b:inst1|lpm_divide:mod_rtl_3|lpm_divide_0ff:auto_generated|sign_div_unsign_vig:divider|alt_u_div_3od:divider ;
; |add_sub_ne8:add_sub_3| ; 6 (6) ; 0 ; 0 ; 0 ; 0 ; 6 (6) ; 0 (0) ; 0 (0) ; 6 (6) ; |taxt|d_to_b:inst1|lpm_divide:mod_rtl_3|lpm_divide_0ff:auto_generated|sign_div_unsign_vig:divider|alt_u_div_3od:divider|add_sub_ne8:add_sub_3 ;
; |add_sub_oe8:add_sub_4| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; |taxt|d_to_b:inst1|lpm_divide:mod_rtl_3|lpm_divide_0ff:auto_generated|sign_div_unsign_vig:divider|alt_u_div_3od:divider|add_sub_oe8:add_sub_4 ;
; |add_sub_oe8:add_sub_5| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; |taxt|d_to_b:inst1|lpm_divide:mod_rtl_3|lpm_divide_0ff:auto_generated|sign_div_unsign_vig:divider|alt_u_div_3od:divider|add_sub_oe8:add_sub_5 ;
; |add_sub_oe8:add_sub_6| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; |taxt|d_to_b:inst1|lpm_divide:mod_rtl_3|lpm_divide_0ff:auto_generated|sign_div_unsign_vig:divider|alt_u_div_3od:divider|add_sub_oe8:add_sub_6 ;
; |add_sub_oe8:add_sub_7| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; |taxt|d_to_b:inst1|lpm_divide:mod_rtl_3|lpm_divide_0ff:auto_generated|sign_div_unsign_vig:divider|alt_u_div_3od:divider|add_sub_oe8:add_sub_7 ;
; |add_sub_oe8:add_sub_8| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; |taxt|d_to_b:inst1|lpm_divide:mod_rtl_3|lpm_divide_0ff:auto_generated|sign_div_unsign_vig:divider|alt_u_div_3od:divider|add_sub_oe8:add_sub_8 ;
; |add_sub_oe8:add_sub_9| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; |taxt|d_to_b:inst1|lpm_divide:mod_rtl_3|lpm_divide_0ff:auto_generated|sign_div_unsign_vig:divider|alt_u_div_3od:divider|add_sub_oe8:add_sub_9 ;
; |d_to_b:inst| ; 278 (0) ; 0 ; 0 ; 0 ; 0 ; 278 (0) ; 0 (0) ; 0 (0) ; 148 (0) ; |taxt|d_to_b:inst ;
; |lpm_divide:div_rtl_5| ; 83 (0) ; 0 ; 0 ; 0 ; 0 ; 83 (0) ; 0 (0) ; 0 (0) ; 45 (0) ; |taxt|d_to_b:inst|lpm_divide:div_rtl_5 ;
; |lpm_divide_tmf:auto_generated| ; 83 (0) ; 0 ; 0 ; 0 ; 0 ; 83 (0) ; 0 (0) ; 0 (0) ; 45 (0) ; |taxt|d_to_b:inst|lpm_divide:div_rtl_5|lpm_divide_tmf:auto_generated ;
; |sign_div_unsign_vig:divider| ; 83 (0) ; 0 ; 0 ; 0 ; 0 ; 83 (0) ; 0 (0) ; 0 (0) ; 45 (0) ; |taxt|d_to_b:inst|lpm_divide:div_rtl_5|lpm_divide_tmf:auto_generated|sign_div_unsign_vig:divider ;
; |alt_u_div_3od:divider| ; 83 (38) ; 0 ; 0 ; 0 ; 0 ; 83 (38) ; 0 (0) ; 0 (0) ; 45 (0) ; |taxt|d_to_b:inst|lpm_divide:div_rtl_5|lpm_divide_tmf:auto_generated|sign_div_unsign_vig:divider|alt_u_div_3od:divider ;
; |add_sub_ne8:add_sub_3| ; 5 (5) ; 0 ; 0 ; 0 ; 0 ; 5 (5) ; 0 (0) ; 0 (0) ; 5 (5) ; |taxt|d_to_b:inst|lpm_divide:div_rtl_5|lpm_divide_tmf:auto_generated|sign_div_unsign_vig:divider|alt_u_div_3od:divider|add_sub_ne8:add_sub_3 ;
; |add_sub_oe8:add_sub_4| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; |taxt|d_to_b:inst|lpm_divide:div_rtl_5|lpm_divide_tmf:auto_generated|sign_div_unsign_vig:divider|alt_u_div_3od:divider|add_sub_oe8:add_sub_4 ;
; |add_sub_oe8:add_sub_5| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; |taxt|d_to_b:inst|lpm_divide:div_rtl_5|lpm_divide_tmf:auto_generated|sign_div_unsign_vig:divider|alt_u_div_3od:divider|add_sub_oe8:add_sub_5 ;
; |add_sub_oe8:add_sub_6| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; |taxt|d_to_b:inst|lpm_divide:div_rtl_5|lpm_divide_tmf:auto_generated|sign_div_unsign_vig:divider|alt_u_div_3od:divider|add_sub_oe8:add_sub_6 ;
; |add_sub_oe8:add_sub_7| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; |taxt|d_to_b:inst|lpm_divide:div_rtl_5|lpm_divide_tmf:auto_generated|sign_div_unsign_vig:divider|alt_u_div_3od:divider|add_sub_oe8:add_sub_7 ;
; |add_sub_oe8:add_sub_8| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; |taxt|d_to_b:inst|lpm_divide:div_rtl_5|lpm_divide_tmf:auto_generated|sign_div_unsign_vig:divider|alt_u_div_3od:divider|add_sub_oe8:add_sub_8 ;
; |add_sub_oe8:add_sub_9| ; 5 (5) ; 0 ; 0 ; 0 ; 0 ; 5 (5) ; 0 (0) ; 0 (0) ; 5 (5) ; |taxt|d_to_b:inst|lpm_divide:div_rtl_5|lpm_divide_tmf:auto_generated|sign_div_unsign_vig:divider|alt_u_div_3od:divider|add_sub_oe8:add_sub_9 ;
; |lpm_divide:div_rtl_7| ; 65 (0) ; 0 ; 0 ; 0 ; 0 ; 65 (0) ; 0 (0) ; 0 (0) ; 33 (0) ; |taxt|d_to_b:inst|lpm_divide:div_rtl_7 ;
; |lpm_divide_0nf:auto_generated| ; 65 (0) ; 0 ; 0 ; 0 ; 0 ; 65 (0) ; 0 (0) ; 0 (0) ; 33 (0) ; |taxt|d_to_b:inst|lpm_divide:div_rtl_7|lpm_divide_0nf:auto_generated ;
; |sign_div_unsign_2jg:divider| ; 65 (0) ; 0 ; 0 ; 0 ; 0 ; 65 (0) ; 0 (0) ; 0 (0) ; 33 (0) ; |taxt|d_to_b:inst|lpm_divide:div_rtl_7|lpm_divide_0nf:auto_generated|sign_div_unsign_2jg:divider ;
; |alt_u_div_9od:divider| ; 65 (32) ; 0 ; 0 ; 0 ; 0 ; 65 (32) ; 0 (0) ; 0 (0) ; 33 (0) ; |taxt|d_to_b:inst|lpm_divide:div_rtl_7|lpm_divide_0nf:auto_generated|sign_div_unsign_2jg:divider|alt_u_div_9od:divider ;
; |add_sub_qe8:add_sub_6| ; 8 (8) ; 0 ; 0 ; 0 ; 0 ; 8 (8) ; 0 (0) ; 0 (0) ; 8 (8) ; |taxt|d_to_b:inst|lpm_divide:div_rtl_7|lpm_divide_0nf:auto_generated|sign_div_unsign_2jg:divider|alt_u_div_9od:divider|add_sub_qe8:add_sub_6 ;
; |add_sub_re8:add_sub_7| ; 9 (9) ; 0 ; 0 ; 0 ; 0 ; 9 (9) ; 0 (0) ; 0 (0) ; 9 (9) ; |taxt|d_to_b:inst|lpm_divide:div_rtl_7|lpm_divide_0nf:auto_generated|sign_div_unsign_2jg:divider|alt_u_div_9od:divider|add_sub_re8:add_sub_7 ;
; |add_sub_re8:add_sub_8| ; 9 (9) ; 0 ; 0 ; 0 ; 0 ; 9 (9) ; 0 (0) ; 0 (0) ; 9 (9) ; |taxt|d_to_b:inst|lpm_divide:div_rtl_7|lpm_divide_0nf:auto_generated|sign_div_unsign_2jg:divider|alt_u_div_9od:divider|add_sub_re8:add_sub_8 ;
; |add_sub_re8:add_sub_9| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; |taxt|d_to_b:inst|lpm_divide:div_rtl_7|lpm_divide_0nf:auto_generated|sign_div_unsign_2jg:divider|alt_u_div_9od:divider|add_sub_re8:add_sub_9 ;
; |lpm_divide:mod_rtl_4| ; 81 (0) ; 0 ; 0 ; 0 ; 0 ; 81 (0) ; 0 (0) ; 0 (0) ; 42 (0) ; |taxt|d_to_b:inst|lpm_divide:mod_rtl_4 ;
; |lpm_divide_0ff:auto_generated| ; 81 (0) ; 0 ; 0 ; 0 ; 0 ; 81 (0) ; 0 (0) ; 0 (0) ; 42 (0) ; |taxt|d_to_b:inst|lpm_divide:mod_rtl_4|lpm_divide_0ff:auto_generated ;
; |sign_div_unsign_vig:divider| ; 81 (0) ; 0 ; 0 ; 0 ; 0 ; 81 (0) ; 0 (0) ; 0 (0) ; 42 (0) ; |taxt|d_to_b:inst|lpm_divide:mod_rtl_4|lpm_divide_0ff:auto_generated|sign_div_unsign_vig:divider ;
; |alt_u_div_3od:divider| ; 81 (39) ; 0 ; 0 ; 0 ; 0 ; 81 (39) ; 0 (0) ; 0 (0) ; 42 (0) ; |taxt|d_to_b:inst|lpm_divide:mod_rtl_4|lpm_divide_0ff:auto_generated|sign_div_unsign_vig:divider|alt_u_div_3od:divider ;
; |add_sub_ne8:add_sub_3| ; 6 (6) ; 0 ; 0 ; 0 ; 0 ; 6 (6) ; 0 (0) ; 0 (0) ; 6 (6) ; |taxt|d_to_b:inst|lpm_divide:mod_rtl_4|lpm_divide_0ff:auto_generated|sign_div_unsign_vig:divider|alt_u_div_3od:divider|add_sub_ne8:add_sub_3 ;
; |add_sub_oe8:add_sub_4| ; 6 (6) ; 0 ; 0 ; 0 ; 0 ; 6 (6) ; 0 (0) ; 0 (0) ; 6 (6) ; |taxt|d_to_b:inst|lpm_divide:mod_rtl_4|lpm_divide_0ff:auto_generated|sign_div_unsign_vig:divider|alt_u_div_3od:divider|add_sub_oe8:add_sub_4 ;
; |add_sub_oe8:add_sub_5| ; 6 (6) ; 0 ; 0 ; 0 ; 0 ; 6 (6) ; 0 (0) ; 0 (0) ; 6 (6) ; |taxt|d_to_b:inst|lpm_divide:mod_rtl_4|lpm_divide_0ff:auto_generated|sign_div_unsign_vig:divider|alt_u_div_3od:divider|add_sub_oe8:add_sub_5 ;
; |add_sub_oe8:add_sub_6| ; 6 (6) ; 0 ; 0 ; 0 ; 0 ; 6 (6) ; 0 (0) ; 0 (0) ; 6 (6) ; |taxt|d_to_b:inst|lpm_divide:mod_rtl_4|lpm_divide_0ff:auto_generated|sign_div_unsign_vig:divider|alt_u_div_3od:divider|add_sub_oe8:add_sub_6 ;
; |add_sub_oe8:add_sub_7| ; 6 (6) ; 0 ; 0 ; 0 ; 0 ; 6 (6) ; 0 (0) ; 0 (0) ; 6 (6) ; |taxt|d_to_b:inst|lpm_divide:mod_rtl_4|lpm_divide_0ff:auto_generated|sign_div_unsign_vig:divider|alt_u_div_3od:divider|add_sub_oe8:add_sub_7 ;
; |add_sub_oe8:add_sub_8| ; 6 (6) ; 0 ; 0 ; 0 ; 0 ; 6 (6) ; 0 (0) ; 0 (0) ; 6 (6) ; |taxt|d_to_b:inst|lpm_divide:mod_rtl_4|lpm_divide_0ff:auto_generated|sign_div_unsign_vig:divider|alt_u_div_3od:divider|add_sub_oe8:add_sub_8 ;
; |add_sub_oe8:add_sub_9| ; 6 (6) ; 0 ; 0 ; 0 ; 0 ; 6 (6) ; 0 (0) ; 0 (0) ; 6 (6) ; |taxt|d_to_b:inst|lpm_divide:mod_rtl_4|lpm_divide_0ff:auto_generated|sign_div_unsign_vig:divider|alt_u_div_3od:divider|add_sub_oe8:add_sub_9 ;
; |lpm_divide:mod_rtl_6| ; 49 (0) ; 0 ; 0 ; 0 ; 0 ; 49 (0) ; 0 (0) ; 0 (0) ; 28 (0) ; |taxt|d_to_b:inst|lpm_divide:mod_rtl_6 ;
; |lpm_divide_0ff:auto_generated| ; 49 (0) ; 0 ; 0 ; 0 ; 0 ; 49 (0) ; 0 (0) ; 0 (0) ; 28 (0) ; |taxt|d_to_b:inst|lpm_divide:mod_rtl_6|lpm_divide_0ff:auto_generated ;
; |sign_div_unsign_vig:divider| ; 49 (0) ; 0 ; 0 ; 0 ; 0 ; 49 (0) ; 0 (0) ; 0 (0) ; 28 (0) ; |taxt|d_to_b:inst|lpm_divide:mod_rtl_6|lpm_divide_0ff:auto_generated|sign_div_unsign_vig:divider ;
; |alt_u_div_3od:divider| ; 49 (21) ; 0 ; 0 ; 0 ; 0 ; 49 (21) ; 0 (0) ; 0 (0) ; 28 (0) ; |taxt|d_to_b:inst|lpm_divide:mod_rtl_6|lpm_divide_0ff:auto_generated|sign_div_unsign_vig:divider|alt_u_div_3od:divider ;
; |add_sub_oe8:add_sub_6| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; |taxt|d_to_b:inst|lpm_divide:mod_rtl_6|lpm_divide_0ff:auto_generated|sign_div_unsign_vig:divider|alt_u_div_3od:divider|add_sub_oe8:add_sub_6 ;
; |add_sub_oe8:add_sub_7| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; |taxt|d_to_b:inst|lpm_divide:mod_rtl_6|lpm_divide_0ff:auto_generated|sign_div_unsign_vig:divider|alt_u_div_3od:divider|add_sub_oe8:add_sub_7 ;
; |add_sub_oe8:add_sub_8| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; |taxt|d_to_b:inst|lpm_divide:mod_rtl_6|lpm_divide_0ff:auto_generated|sign_div_unsign_vig:divider|alt_u_div_3od:divider|add_sub_oe8:add_sub_8 ;
; |add_sub_oe8:add_sub_9| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; |taxt|d_to_b:inst|lpm_divide:mod_rtl_6|lpm_divide_0ff:auto_generated|sign_div_unsign_vig:divider|alt_u_div_3od:divider|add_sub_oe8:add_sub_9 ;
; |display:inst3| ; 81 (81) ; 3 ; 0 ; 0 ; 0 ; 78 (78) ; 1 (1) ; 2 (2) ; 0 (0) ; |taxt|display:inst3 ;
; |ff_100_s:inst6| ; 4 (4) ; 4 ; 0 ; 0 ; 0 ; 0 (0) ; 1 (1) ; 3 (3) ; 0 (0) ; |taxt|ff_100_s:inst6 ;
; |ff_1_s:inst5| ; 5 (5) ; 5 ; 0 ; 0 ; 0 ; 0 (0) ; 2 (2) ; 3 (3) ; 0 (0) ; |taxt|ff_1_s:inst5 ;
; |frq:inst4| ; 4 (4) ; 4 ; 0 ; 0 ; 0 ; 0 (0) ; 2 (2) ; 2 (2) ; 0 (0) ; |taxt|frq:inst4 ;
; |speed:inst2| ; 147 (147) ; 58 ; 0 ; 0 ; 0 ; 89 (89) ; 5 (5) ; 53 (53) ; 86 (86) ; |taxt|speed:inst2 ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+-----------------------------------------------------------------------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.
+------------------------------------------------------+
; General Register Statistics ;
+----------------------------------------------+-------+
; Statistic ; Value ;
+----------------------------------------------+-------+
; Total registers ; 74 ;
; Number of registers using Synchronous Clear ; 26 ;
; Number of registers using Synchronous Load ; 0 ;
; Number of registers using Asynchronous Clear ; 36 ;
; Number of registers using Asynchronous Load ; 0 ;
; Number of registers using Clock Enable ; 29 ;
; Number of registers using Preset ; 0 ;
+----------------------------------------------+-------+
+------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed) ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------+
; 4:1 ; 9 bits ; 18 LEs ; 18 LEs ; 0 LEs ; Yes ; |taxt|speed:inst2|money[9] ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------+
+------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: d_to_b:inst1|lpm_divide:div_rtl_0 ;
+------------------------+----------------+------------------------------------------+
; Parameter Name ; Value ; Type ;
+------------------------+----------------+------------------------------------------+
; LPM_WIDTHN ; 10 ; Untyped ;
; LPM_WIDTHD ; 7 ; Untyped ;
; LPM_NREPRESENTATION ; UNSIGNED ; Untyped ;
; LPM_DREPRESENTATION ; UNSIGNED ; Untyped ;
; LPM_PIPELINE ; 0 ; Untyped ;
; LPM_REMAINDERPOSITIVE ; TRUE ; Untyped ;
; MAXIMIZE_SPEED ; 5 ; Untyped ;
; CBXI_PARAMETER ; lpm_divide_0nf ; Untyped ;
; CARRY_CHAIN ; MANUAL ; Untyped ;
; OPTIMIZE_FOR_SPEED ; 5 ; Untyped ;
; AUTO_CARRY_CHAINS ; ON ; AUTO_CARRY ;
; IGNORE_CARRY_BUFFERS ; OFF ; IGNORE_CARRY ;
; AUTO_CASCADE_CHAINS ; ON ; AUTO_CASCADE ;
; IGNORE_CASCADE_BUFFERS ; OFF ; IGNORE_CASCADE ;
+------------------------+----------------+------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings Tables in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".
?? 快捷鍵說明
復(fù)制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -