?? _primary.vhd
字號:
library verilog;use verilog.vl_types.all;entity counter16 is port( reset_n : in vl_logic; clk_in : in vl_logic; clk16_out : out vl_logic_vector(15 downto 0) );end counter16;
?? 快捷鍵說明
復(fù)制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -