clk => count[7].CLK
clk => count[6].CLK
clk => count[5].CLK
clk => count[4].CLK
clk => count[3].CLK
clk => count[2].CLK
clk => count[1].CLK
clk => count[0].CLK
clk => overflow~reg0.CLK
clk => count[31].CLK
reset_n => count[30].ACLR
reset_n => count[29].ACLR
reset_n => count[28].ACLR
reset_n => count[27].ACLR
reset_n => count[26].ACLR
reset_n => count[25].ACLR
reset_n => count[24].ACLR
reset_n => count[23].ACLR
reset_n => count[22].ACLR
reset_n => count[21].ACLR
reset_n => count[20].ACLR
reset_n => count[19].ACLR
reset_n => count[18].ACLR
reset_n => count[17].ACLR
reset_n => count[16].ACLR
reset_n => count[15].ACLR
reset_n => count[14].ACLR
reset_n => count[13].ACLR
reset_n => count[12].ACLR
reset_n => count[11].ACLR
reset_n => count[10].ACLR
reset_n => count[9].ACLR
reset_n => count[8].ACLR
reset_n => count[7].ACLR
reset_n => count[6].ACLR
reset_n => count[5].ACLR
reset_n => count[4].ACLR
reset_n => count[3].ACLR
reset_n => count[2].ACLR
reset_n => count[1].ACLR
reset_n => count[0].ACLR
reset_n => overflow~reg0.ACLR
reset_n => count[31].ACLR
ce => count[30].ENA
ce => count[29].ENA
ce => count[28].ENA
ce => count[27].ENA
ce => count[26].ENA
ce => count[25].ENA
ce => count[24].ENA
ce => count[23].ENA
ce => count[22].ENA
ce => count[21].ENA
ce => count[20].ENA
ce => count[19].ENA
ce => count[18].ENA
ce => count[17].ENA
ce => count[16].ENA
ce => count[15].ENA
ce => count[14].ENA
ce => count[13].ENA
ce => count[12].ENA
ce => count[11].ENA
ce => count[10].ENA
ce => count[9].ENA
ce => count[8].ENA
ce => count[7].ENA
ce => count[6].ENA
ce => count[5].ENA
ce => count[4].ENA
ce => count[3].ENA
ce => count[2].ENA
ce => count[1].ENA
ce => count[0].ENA
ce => overflow~reg0.ENA
ce => count[31].ENA
overflow <= overflow~reg0.DB_MAX_OUTPUT_PORT_TYPE


|send_top|shift_register:U_SR
clk => shift_regs[66].CLK
clk => shift_regs[65].CLK
clk => shift_regs[64].CLK
clk => shift_regs[63].CLK
clk => shift_regs[62].CLK
clk => shift_regs[61].CLK
clk => shift_regs[60].CLK
clk => shift_regs[59].CLK
clk => shift_regs[58].CLK
clk => shift_regs[57].CLK
clk => shift_regs[56].CLK
clk => shift_regs[55].CLK
clk => shift_regs[54].CLK
clk => shift_regs[53].CLK
clk => shift_regs[52].CLK
clk => shift_regs[51].CLK
clk => shift_regs[50].CLK
clk => shift_regs[49].CLK
clk => shift_regs[48].CLK
clk => shift_regs[47].CLK
clk => shift_regs[46].CLK
clk => shift_regs[45].CLK
clk => shift_regs[44].CLK
clk => shift_regs[43].CLK
clk => shift_regs[42].CLK
clk => shift_regs[41].CLK
clk => shift_regs[40].CLK
clk => shift_regs[39].CLK
clk => shift_regs[38].CLK
clk => shift_regs[37].CLK
clk => shift_regs[36].CLK
clk => shift_regs[35].CLK
clk => shift_regs[34].CLK
clk => shift_regs[33].CLK
clk => shift_regs[32].CLK
clk => shift_regs[31].CLK
clk => shift_regs[30].CLK
clk => shift_regs[29].CLK
clk => shift_regs[28].CLK
clk => shift_regs[27].CLK
clk => shift_regs[26].CLK
clk => shift_regs[25].CLK
clk => shift_regs[24].CLK
clk => shift_regs[23].CLK
clk => shift_regs[22].CLK
clk => shift_regs[21].CLK
clk => shift_regs[20].CLK
clk => shift_regs[19].CLK
clk => shift_regs[18].CLK
clk => shift_regs[17].CLK
clk => shift_regs[16].CLK
clk => shift_regs[15].CLK
clk => shift_regs[14].CLK
clk => shift_regs[13].CLK
clk => shift_regs[12].CLK
clk => shift_regs[11].CLK
clk => shift_regs[10].CLK
clk => shift_regs[9].CLK
clk => shift_regs[8].CLK
clk => shift_regs[7].CLK
clk => shift_regs[6].CLK
clk => shift_regs[5].CLK
clk => shift_regs[4].CLK
clk => shift_regs[3].CLK
clk => shift_regs[2].CLK
clk => shift_regs[1].CLK
clk => shift_regs[0].CLK
clk => dout~reg0.CLK
reset_n => dout~reg0.PRESET
reset_n => shift_regs[66].ENA
reset_n => shift_regs[65].ENA
reset_n => shift_regs[64].ENA
reset_n => shift_regs[63].ENA
reset_n => shift_regs[62].ENA
reset_n => shift_regs[61].ENA
reset_n => shift_regs[60].ENA
reset_n => shift_regs[59].ENA
reset_n => shift_regs[58].ENA
reset_n => shift_regs[57].ENA
reset_n => shift_regs[56].ENA
reset_n => shift_regs[55].ENA
reset_n => shift_regs[54].ENA
reset_n => shift_regs[53].ENA
reset_n => shift_regs[52].ENA
reset_n => shift_regs[51].ENA
reset_n => shift_regs[50].ENA
reset_n => shift_regs[49].ENA
reset_n => shift_regs[48].ENA
reset_n => shift_regs[47].ENA
reset_n => shift_regs[46].ENA
reset_n => shift_regs[45].ENA
reset_n => shift_regs[44].ENA
reset_n => shift_regs[43].ENA
reset_n => shift_regs[42].ENA
reset_n => shift_regs[41].ENA
reset_n => shift_regs[40].ENA
reset_n => shift_regs[39].ENA
reset_n => shift_regs[38].ENA
reset_n => shift_regs[37].ENA
reset_n => shift_regs[36].ENA
reset_n => shift_regs[35].ENA
reset_n => shift_regs[34].ENA
reset_n => shift_regs[33].ENA
reset_n => shift_regs[32].ENA
reset_n => shift_regs[31].ENA
reset_n => shift_regs[30].ENA
reset_n => shift_regs[29].ENA
reset_n => shift_regs[28].ENA
reset_n => shift_regs[27].ENA
reset_n => shift_regs[26].ENA
reset_n => shift_regs[25].ENA
reset_n => shift_regs[24].ENA
reset_n => shift_regs[23].ENA
reset_n => shift_regs[22].ENA
reset_n => shift_regs[21].ENA
reset_n => shift_regs[20].ENA
reset_n => shift_regs[19].ENA
reset_n => shift_regs[18].ENA
reset_n => shift_regs[17].ENA
reset_n => shift_regs[16].ENA
reset_n => shift_regs[15].ENA
reset_n => shift_regs[14].ENA
reset_n => shift_regs[13].ENA
reset_n => shift_regs[12].ENA
reset_n => shift_regs[11].ENA
reset_n => shift_regs[10].ENA
reset_n => shift_regs[9].ENA
reset_n => shift_regs[8].ENA
reset_n => shift_regs[7].ENA
reset_n => shift_regs[6].ENA
reset_n => shift_regs[5].ENA
reset_n => shift_regs[4].ENA
reset_n => shift_regs[3].ENA
reset_n => shift_regs[2].ENA
reset_n => shift_regs[1].ENA
reset_n => shift_regs[0].ENA
din => shift_regs[0].DATAIN
dout <= dout~reg0.DB_MAX_OUTPUT_PORT_TYPE


|send_top|switch:U_TXDSwitch
din1 => dout~0.DATAB
din2 => dout~0.DATAA
sel => dout~0.OUTPUTSELECT
dout <= dout~0.DB_MAX_OUTPUT_PORT_TYPE


|send_top|parity_verifier:U_PV
source[0] => check~0.IN1
source[1] => check~0.IN0
source[2] => check~1.IN0
source[3] => check~2.IN0
source[4] => check~3.IN0
source[5] => check~4.IN0
source[6] => check~5.IN0
source[7] => check~6.IN0
source[8] => check~7.IN0
source[9] => check~8.IN0
source[10] => check~9.IN0
source[11] => check~10.IN0
source[12] => check~11.IN0
source[13] => check~12.IN0
source[14] => check~13.IN0
source[15] => check~14.IN0
source[16] => check~15.IN0
source[17] => check~16.IN0
source[18] => check~17.IN0
source[19] => check~18.IN0
source[20] => check~19.IN0
source[21] => check~20.IN0
source[22] => check~21.IN0
source[23] => check~22.IN0
source[24] => check~23.IN0
source[25] => check~24.IN0
source[26] => check~25.IN0
source[27] => check~26.IN0
source[28] => check~27.IN0
source[29] => check~28.IN0
source[30] => check~29.IN0
source[31] => check~30.IN0
source[32] => check~31.IN0
source[33] => check~32.IN0
source[34] => check~33.IN0
source[35] => check~34.IN0
source[36] => check~35.IN0
source[37] => check~36.IN0
source[38] => check~37.IN0
source[39] => check~38.IN0
source[40] => check~39.IN0
source[41] => check~40.IN0
source[42] => check~41.IN0
source[43] => check~42.IN0
source[44] => check~43.IN0
source[45] => check~44.IN0
source[46] => check~45.IN0
source[47] => check~46.IN0
source[48] => check~47.IN0
source[49] => check~48.IN0
source[50] => check~49.IN0
source[51] => check~50.IN0
source[52] => check~51.IN0
source[53] => check~52.IN0
source[54] => check~53.IN0
source[55] => check~54.IN0
source[56] => check~55.IN0
source[57] => check~56.IN0
source[58] => check~57.IN0
source[59] => check~58.IN0
source[60] => check~59.IN0
source[61] => check~60.IN0
source[62] => check~61.IN0
source[63] => check~62.IN0
parity <= check~62.DB_MAX_OUTPUT_PORT_TYPE


|send_top|detector1:U_detector
clk => new_data~reg0.CLK
clk => state.CLK
reset_n => new_data~reg0.ACLR
reset_n => state.ACLR
RxD => main~0.IN1
new_data <= new_data~reg0.DB_MAX_OUTPUT_PORT_TYPE