<rt id="keyoq"></rt>
設(shè)計(jì)了一種用于高速ADC中的全差分套筒式運(yùn)算放大器.從ADC的應(yīng)用指標(biāo)出發(fā),確定了設(shè)計(jì)目標(biāo),利用開關(guān)電容共模反饋、增益增強(qiáng)等技術(shù)實(shí)現(xiàn)了一個可用于12 bit精度、100 MHz采樣頻率的高速流水線(Pipelined)ADC中的運(yùn)算放大器.基于SMIC 0.13 μm,3.3 V工藝,Spectre仿真結(jié)果表明,該運(yùn)放可以達(dá)到105.8 dB的增益,單位增益帶寬達(dá)到983.6 MHz,而功耗僅為26.2 mW.運(yùn)放在4 ns的時間內(nèi)可以達(dá)到0.01%的建立精度,滿足系統(tǒng)設(shè)計(jì)要求.
標(biāo)簽： 增益 增強(qiáng)型 運(yùn)算放大器
上傳時間： 2013-10-16
上傳用戶：563686540
為解決ISM頻段低噪聲放大器降低失配與減小噪聲之間的矛盾,提出了一種改善放大器性能的設(shè)計(jì)方法.分析了單項(xiàng)參數(shù)的變化規(guī)律,提出了提高綜合性能的方法,給出了放大器封裝模型的電路結(jié)構(gòu).對射頻放大器SP模型和封裝模型進(jìn)行仿真.仿真結(jié)果表明,輸入和輸出匹配網(wǎng)絡(luò)對放大器的性能有影響,所提出的設(shè)計(jì)方法能有效分配性能指標(biāo),為改善ISM頻段低噪聲放大器的性能提出了一種新的途徑
標(biāo)簽： ISM 頻段 低噪聲放大器 設(shè)計(jì)方法
上傳時間： 2013-11-10
上傳用戶：909000580
一、實(shí)驗(yàn)?zāi)康? 1.觀察RC電路充放電過程，掌握時間常數(shù)的測量方法。 2.研究RC積分電路和微分電路的特點(diǎn)。 二、實(shí)驗(yàn)任務(wù) 1.觀察記錄圖示電路的放電過程。求出時間常數(shù)τ。 2.設(shè)計(jì)時間常數(shù)τ為1ms的RC積分電路和微分電路，用示波器觀察在脈沖信號源周期不同(與時間常數(shù)相比，即輸入脈沖寬度T<<τ、T=τ、T>>τ)時的電路輸出，記錄輸入、輸出波形。
上傳時間： 2013-10-25
上傳用戶：baitouyu
提出了一種改進(jìn)的基于直接頻率合成技術(shù)（DDS）的任意波形發(fā)生器在現(xiàn)場可編程門陣列（FPGA）上的實(shí)現(xiàn)方法。首先將三角波、正弦波、方波和升/降鋸齒波的波形數(shù)據(jù)寫入片外存儲器，當(dāng)調(diào)用時再將相應(yīng)的數(shù)據(jù)移入FPGA的片上RAM，取代分區(qū)塊的將所有類型波形數(shù)據(jù)同時存儲在片上RAM中的傳統(tǒng)方法；再利用正弦波和三角波的波形在4個象限的對稱性以及鋸齒波的線性特性，通過硬件反相器對波形數(shù)據(jù)和尋址地址值進(jìn)行處理，實(shí)現(xiàn)了以1/4的數(shù)據(jù)量還原出精度不變的模擬信號，從而將整體的存儲量減小為原始設(shè)計(jì)方案的5%。經(jīng)驗(yàn)證，這種改進(jìn)方法正確可行，能夠大大降低開發(fā)成本。
標(biāo)簽： DDS ROM 任意波形發(fā)生器
上傳時間： 2013-12-25
上傳用戶：日光微瀾
一款手機(jī)PCB文件，給想從事手機(jī)行業(yè)的新手練習(xí)。
上傳時間： 2013-11-01
上傳用戶：lindor
一款模擬電路軟件
上傳時間： 2013-10-29
上傳用戶：gy592333
根據(jù)汽車發(fā)動機(jī)控制芯片的工作環(huán)境，針對常見的溫度失效問題，提出了一種應(yīng)用在發(fā)動機(jī)控制芯片中的帶隙基準(zhǔn)電壓源電路。該電路采用0.18 μm CMOS工藝，采用電流型帶隙基準(zhǔn)電壓源結(jié)構(gòu)，具有適應(yīng)低電源電壓、電源抑制比高的特點(diǎn)。同時還提出一種使用不同溫度系數(shù)的電阻進(jìn)行高階補(bǔ)償?shù)姆椒ǎ瑢?shí)現(xiàn)了較寬溫度范圍內(nèi)的低溫度系數(shù)。仿真結(jié)果表明，該帶隙基準(zhǔn)電路在-50℃~+125℃的溫度范圍內(nèi)，實(shí)現(xiàn)平均輸出電壓誤差僅5.2 ppm/℃，可用于要求極端嚴(yán)格的發(fā)動機(jī)溫度環(huán)境。該電路電源共模抑制比最大為99 dB，可以有效緩解由發(fā)動機(jī)在不同工況下產(chǎn)生的電源紋波對輸出參考電壓的影響。
標(biāo)簽： 發(fā)動機(jī) 溫差 基準(zhǔn)電壓源 環(huán)境
上傳時間： 2014-01-09
上傳用戶：ecooo
出了一種新型的低成本單相在線不間斷電源（UPS）。該系統(tǒng)包括具有功率因數(shù)校正（PFC）功能的整流/升壓轉(zhuǎn)換器和連接到DC-Link總線的兩橋臂逆變器，電池組通過一個非常簡單的系統(tǒng)可直接連接到DC-Link總線。采用6開關(guān)管的架構(gòu)，相對于傳統(tǒng)的8開關(guān)管全橋拓?fù)浣Y(jié)構(gòu)的系統(tǒng)降低了成本。即使在非線性負(fù)載下，該系統(tǒng)仍具有功率密度高和高品質(zhì)輸出電壓的特點(diǎn)。最后詳細(xì)描述了電路操作、分析以及模擬和實(shí)驗(yàn)結(jié)果。
上傳時間： 2013-11-04
上傳用戶：雨出驚人love
提出一種增加去耦支路損耗抑制電源分配網(wǎng)絡(luò)PDN中并聯(lián)諧振的方法。該方法通過在去耦支路引入一個串聯(lián)電阻，使PDN的損耗增加，從而抑制PDN并聯(lián)諧振。給出了理論模型，借助Hyperlynx PI仿真軟件在DM642板卡上進(jìn)行仿真實(shí)驗(yàn)。結(jié)果表明，在去耦支路引入一個0.45 Ω電阻，可將PDN并聯(lián)諧振處的品質(zhì)因數(shù)Q從282抑制到13。同時，分析了引入電阻對去耦效果的影響。當(dāng)引入電阻小于0.45 Ω時，可通過增加去耦電容并聯(lián)個數(shù)來補(bǔ)償引入電阻對去耦的影響。
標(biāo)簽： 電源分配 并聯(lián)諧振 網(wǎng)絡(luò)
上傳時間： 2013-11-16
上傳用戶：dick_sh
設(shè)計(jì)了一種新型的機(jī)載過壓保護(hù)電路。該電路以芯片LT4356和APL502L為主要器件，簡單可靠，能夠滿足防80 V/50 ms浪涌電壓要求。介紹了該防浪涌電壓保護(hù)電路主要特點(diǎn)和參數(shù)設(shè)計(jì)，并對該電路進(jìn)行了仿真分析。相應(yīng)實(shí)驗(yàn)結(jié)果表明，該電路是一種可靠有效的機(jī)載過壓保護(hù)電路。
標(biāo)簽： 機(jī)載 保護(hù) 防浪涌 電壓
上傳時間： 2013-10-10
上傳用戶：edward_0608
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
