隨著國民經濟的發展和社會的進步，人們越來越需要便捷的交通工具，從而促進了汽車工業的發展，同時汽車發動機檢測維修等相關行業也發展起來。在汽車發動機檢測維修中，發動機電腦(Electronic Control．Unit-ECU)檢測維修是其中最關鍵的部分。發動機電腦根據發動機的曲軸或凸輪軸傳感器信號控制發動機的噴油、點火和排氣。所以，維修發動機電腦時，必須對其施加正確的信號。目前，許多發動機的曲軸和凸輪軸傳感器信號已不再是正弦波和方波等傳統信號，而是多種復雜波形信號。為了能夠提供這種信號，本文研究并設計了一種能夠產生復雜波形的低成本任意波形發生器(Arbitrary Waveform Generator-AWG)。 本文提出的任意波形發生器依據直接數字頻率合成(Direct Digial FrequencySynthesis-DDFS)原理，采用自行設計現場可編程門陣列(FPGA)的方案實現頻率合成，擴展數據存儲器存儲波形的量化幅值(波形數據)，在微控制單元(MCU)的控制與協調下輸出頻率和相位均可調的信號。 任意波形發生器主要由用戶控制界面、DDFS模塊、放大及濾波、微控制器系統和電源模塊五部分組成。在設計中采用FPGA芯片EPF10K10QC208-4實現DDFS的硬件算法。波形調整及濾波由兩級放大電路來完成：第一級對D/A輸出信號進行調整；第二級完成信號濾波及信號幅值和偏移量的調節。電源模塊利用三端集成穩壓器進行電壓值變換，利用極性轉換芯片ICL7660實現正負極性轉換。 該任意波形發生器與通用模擬信號源相比具有：輸出頻率誤差小，分辨率高，可產生任意波形，成本低，體積小，使用方便，工作穩定等優點，十分適合汽車維修行業使用，具有較好的市場前景。
上傳時間： 2013-04-24
上傳用戶：KIM66
GPS全球定位系統是美國國防部為軍事目的而建立的衛星導航系統，其主要目的是解決海上、陸地和空中運載工具的導航定位問題。GPS作為新一代衛星導航系統，不僅具有全球、全天候、連續、高精度導航與定位能力，而且具有優良的抗干擾性和保密性。因此，發展全球定位系統是當今導航技術現代化的一個重要標志。在GPS接收機中，為了得到導航電文并對其進行解算，要完成復雜的信號處理過程。其中，怎樣捕獲到衛星信號，并對C/A碼進行跟蹤是研制GPS接收機的重要問題之一。本文在對GPS信號的結構進行深入的分析后，結合FPGA的特點，對算法進行設計及優化后，給出了相應的仿真。內容主要包括以下幾個方面： 1.對GPS信號結構的產生原理進行了深入地分析，并對GPS信號的調制機理進行詳細地闡述。 2.在GPS信號的捕獲方面，采用了基于FFT頻域的快速捕獲的方法，即將接收到的GPS信號先利用快速傅立葉變換(FFT)變換到頻域，在頻域完成相應的運算后，再利用傅立葉反變換(IFFT)變換到時域。從而大大減少了計算量，加快了信號捕獲的速度，提高了捕獲性能。 3.在C/A碼跟蹤部分，本文采用了非相干延遲鎖定環對C/A碼進行跟蹤。來自載波跟蹤環路的本地載波將輸入的信號變成基帶信號，然后分別和本地碼的三個不同相位序列進行相乘，將相乘結果進行累加，經過處理將得到碼相位和當前的載波頻率送到載波跟蹤環路。 4.載波跟蹤環，本文采用的是科斯塔斯環。載波跟蹤環和碼跟蹤環在結構上相似，故本文只對關鍵的載波NCO進行了仿真。 本文的創新點主要是使用FPGA對整個GPS信號的捕獲及C/A碼的跟蹤進行設計。此外，根據FPGA的特點，在不改變外部硬件設計的前提下，改變相應的IP核或相關的VHDL程序就可對系統進行各種優化設計，以適應不同類型的GPS接收機的不同功能。
上傳時間： 2013-06-27
上傳用戶：哇哇哇哇哇
基于OpenCV的三維重建論文，對于想學習OpenCV，并想進行三維重建開發的朋友有用
上傳時間： 2013-07-11
上傳用戶：czl10052678
基于Matlab的三維重建程序，世界頂級三維重建大師的代碼
上傳時間： 2013-05-27
上傳用戶：04121298
目前，數字信號處理廣泛應用于通信、雷達、聲納、語音與圖像處理等領域，信號處理算法理論己趨于成熟，但其具體硬件實現方法卻值得探討。FPGA是近年來廣泛應用的超大規模、超高速的可編程邏輯器件，由于其具有高集成度、高速、可編程等優點，大大推動了數字系統設計的單片化、自動化，縮短了單片數字系統的設計周期、提高了設計的靈活性和可靠性，在超高速信號處理和實時測控方面有非常廣泛的應用。本文對FPGA的數據采集與處理技術進行研究，基于FPGA在數據采樣控制和信號處理方面的高性能和單片系統發展的新熱點，把FPGA作為整個數據采集與處理系統的控制核心。主要研究內容如下： FPGA的單片系統研究。針對數據采集與處理，對FPGA進行選型，設計了基于FPGA的單片系統的結構。把整個控制系統分為三個部分：多通道采樣控制模塊，數據處理模塊，存儲控制模塊。 多通道采樣控制模塊的設計。利用4片AD7506和一片AD7862對64路模擬量進行周期采樣，分別設計了通道選擇控制模塊和A/D轉換控制模塊，并進行了仿真，完成了基于FPGA的多通道采樣控制。 數據處理模塊的設計。FFT算法在數字信號處理中占有重要的地位，因此本文研究了FFT的硬件實現結構，提出了用FPGA實現FFT的一種設計思想，給出了總體實現框圖。分別設計了旋轉因子復數乘法器，碟形運算單元，存儲器，控制器，并分別進行了仿真。重點設計實現了FFT算法中的蝶形處理單元，采用了一種高效乘法器算法設計實現了蝶形處理單元中的旋轉因子乘法器，從而提高了蝶形處理器的運算速度，降低了運算復雜度。理論分析和仿真結果表明，狀態機控制器成功地對各個模塊進行了有序、協調的控制。 存儲控制模塊的設計。利用閃存芯片K9K1G08UOA對采集處理后的數據進行存儲，設計了FPGA與閃存的硬件連接，設計了存儲控制模塊。 本文對FFT算法的硬件實現進行了研究，結合單片系統的特點，把整個系統分為多通道采樣控制模塊，數據處理模塊，存儲控制模塊進行設計和仿真。設計采用VHDL編寫程序的源代碼。仿真測試結果表明，此FPGA單片系統可完成對實時信號的高速采集與處理。
上傳時間： 2013-07-06
上傳用戶：eclipse
圖像處理技術是信息科學中近幾十年來發展最為迅速的學科之一。目前，數字圖像處理技術被廣泛應用于航空航體、通信、醫學及工業生產領域中。圖像處理系統的硬件實現一般來講有三種方式：專用的圖像處理器件主要有專用集成芯片(Application SpecificIntegrated Circuit)、數字信號處理器(Digital Signal Process)和現場可編程門陣列(FieldProgrammable GateArray)以及相關電路組成。它們可以實時高速完成各種圖像處理算法。圖像處理中，低層的圖像預處理的數據量很大，要求處理速度快，但運算結果相對比較簡單。相對于其他兩種系統，基于FPGA的圖像處理系統非常合適用于圖像的預處理。 本文設計了一種基于FPGA的圖像處理系統。它的主要功能有：對攝像頭送來的視頻數據進行采集，并把它數字化；實現中值濾波和邊緣檢測這兩種圖像增強算法；將數字視頻信號轉換為模擬信號。 圖像處理系統由主處理器單元、圖像編碼單元和圖像解碼單元三部分組成。FPGA作為整個系統的核心器件，不僅要模擬出12C總線協議，完成視頻解碼芯片和編碼芯片的初始化；還要對視頻流同步信號提取，實現圖像采集控制，并將圖像信號存儲在SRAM中；圖像增強算法也是在FPGA中實現。采用PHILIPS公司的專用視頻解碼芯片SAA7111A將模擬視頻轉化數字視頻；視頻編碼芯片SAA7121完成數字視頻到模擬視頻的轉化。
上傳時間： 2013-07-19
上傳用戶：標點符號
近年來，計算機圖形學應用越來越廣泛，尤其是三維(3D)繪圖。3D繪圖使用3D模型和各種影像處理產生具有三維空間真實感的影像，應用于虛擬真實情況以及多媒體的產品上，且多半是使用低成本的實時3D計算機繪圖技術為基礎。在初期3D圖形學剛起步時，由于圖形簡單，因此可以利用CPU來運算，但隨著圖形學技術的發展，所要繪制的圖形越來越復雜，這時如果單純依賴CPU來處理，不能達到實時的要求，因此需要專門的硬件來加速圖形處理，GPU(圖形處理單元)因此出現了。不過由于3D圖形加速硬件的復雜性和短壽命，這極大地提高了對硬件開發環境的需要。為了更好的對設計進行更改和測試，不能僅僅用專門定制的方法來設計，需要其他的方：硬件描述語言(HDL)和FPGA。 隨著計算機繪圖規模的需要，借助輔助硬件資源，來提高圖形處理單元(GPU)處理速度的需求越來越普遍。自從15年前現場可編程門陣列(FPGA)開始出現以來，其在可編程硬件領域所起的作用越來越大。它們在速度、體積和速度方面都有了很大的提高。這意味著FPGA在以前只能使用專用硬件的場合越來越重要。其中一個應用領域就是3D圖形渲染，在這個研究領域里人們正在利用具有可編程性能的FPGA來幫助改進圖形處理單元(GPU)的性能。 能夠在廉價、可動態重新配置的FPGA上實現復雜算法來輔助硬件設計。本文的設計就是通過在FPGA上實現3維圖形幾何處理管線部分功能來提高圖形處理速度。具體實現中使用硬件描述語言(Verilog HDL)進行邏輯設計，并發現問題解決問題。 本文主要特色如下： 1.針對幾何變換換子系統，提出一種硬件實現方案，該方案能對基本的幾何變換如：平移、縮放、旋轉和投影進行操作。首先構造出總體變換矩陣，隨后進行矩陣乘法運算，再進行投影變換，最后輸出變換座標。提出一種脈動陣列結構，用于兩個矩陣的乘法運算。找到一種快捷的方法來實現矩陣相乘，將能大大提高系統的效率。 2.對于3D圖形裁剪，文中描述了一種裁剪引擎，它能夠處理3D圖形中的裁剪、透視除法以及視口映射的功能。硬件實現的難度取決于裁剪算法的復雜程度。我們在Sutherland-Hodgman裁剪算法的基礎上提出一種新的裁剪算法，該算法通過去除冗余頂點以提高處理速度，同時利用編碼來判斷線段可見性的方法使得硬件實現變得很容易。 3.最后，我們在FPGA上實現了幾何變換以及三維裁剪，并與C語言的模擬結果對比發現結果正確，且三維裁剪能夠以3M個三角形/s的速度運行，滿足了圖形流水中的實時性要求。
上傳時間： 2013-04-24
上傳用戶：yerik
隨著電子技術和計算機技術的飛速發展，視頻圖像處理技術近年來得到極大的重視和長足的發展，其應用范圍主要包括數字廣播、消費類電子、視頻監控、醫學成像及文檔影像處理等領域。當前視頻圖像處理主要問題是當處理的數據量很大時，處理速度慢，執行效率低。而且視頻算法的軟件和硬件仿真和驗證的靈活性低。 本論文首先根據視頻信號的處理過程和典型視頻圖像處理系統的構成提出了基于FPGA的視頻圖像處理系統總體框圖；其次選擇視頻轉換芯片SAA7113，完成視頻圖像采集模塊的設計，主要分三步完成：1)配置視頻轉換芯片的工作模式，完成視頻轉化芯片SAA7113的初始化：2)通過分析輸出數據流的格式標準，來識別奇偶場信號、場消隱信號和有效行數據的開始和結束信號三種控制信號，并根據控制信號，用Verilog硬件描述語言編程實現圖像數據的采集；3)分析SRAM的讀寫控制時序，采用兩塊SRAM完成圖像數據的存儲。然后編寫軟件測試文件，在ISE Simulator仿真環境進行程序測試與運行，并分析仿真結果，驗證了數據采集和存儲的正確性；最后，對常用視頻圖像算法的MATLAB仿真，選擇適當的算子，采用工具MATLAB、System Generator for DSP和ISE，利用模塊構建方式，搭建視頻算法平臺，實現圖像平滑濾波、銳化濾波算法，在Simulink中仿真并自動生成硬件描述語言和網表，對資源的消耗做簡要分析。 本論文的創新點是采用新的開發環境System Generator for DSP實現視頻圖像算法。這種開發視頻圖像算法的方式靈活性強、設計周期短、驗證方便、是視頻圖像處理發展的必然趨勢。
上傳時間： 2013-07-28
上傳用戶：lingzhichao
三維彩色信息獲取系統目的是獲取對象的三維空間坐標和顏色信息。它是計算機視覺研究的重要內容，也是當前信息科學研究中的一個重要熱點。 本文首先介紹了三維信息獲取技術的意義和實時可重構三維激光彩色信息獲取系統總體方案。該方案合理劃分了系統的圖像處理任務，充分地利用了擁有的硬、軟件資源。闡述了基于FPGA處理器的硬件系統結構及其工作原理和系統工作時序。 本文還研究了圖像處理系統中的數字邏輯設計，總結出了較完整、規范化的設計流程和方法，介紹了從圖像處理算法到可編程邏輯器件的規范化映射方法，總結了在視頻系統中的高級設計技巧，包括并行流水線技術和循環結構的硬件實現方式等。 為了說明提出的設計方法，本文分析了基于自適應閾值的結構光條紋中心的方向模板快速檢測算法的硬件實現。該算法是把自適應閾值法與可變方向模板法相結合，具有穩定性好、精度高、計算簡單、數據存儲量小、實現速度快的特點，此外，該方法有利于硬件快速實現。實踐證明這種方法是實用的、有效的。 本文的重點在于研制了具有完全自主知識產權的實時可重構三維激光彩色信息獲取系統中視頻圖像處理專用集成電路。該集成電路是實現系統快速算法的核心，使用現場可編程器FPGA器件EPlK50實現提取激光線、提取人頭輪廓線和提取中心顏色線算法；該集成電路還要實現系統所需的控制邏輯。控制部分包括將視頻采集輸出端口信號轉化為RGB真彩色信號的數據鎖存模塊、各FIFO緩存器的輸入輸出控制模塊和系統需要的其它信號控制模塊。提出提取輪廓線快速算法，即由FPGA處理器與主機交互式共同快速完成提取人頭正側影輪廓線算法。該專用集成電路研制是整個實時可重構三維激光彩色信息獲取系統實現的關鍵。
標簽：
上傳時間： 2013-07-23
上傳用戶：lguotao
紋理映射在計算機圖形計算中屬于光柵化階段，處理的是像素，主要的特點是數據的吞吐量大，對實時系統來說轉換的速度是一個關鍵的因素，人們尋求各種加速算法來提高運算速度。傳統的方法是用更快的處理器，并行算法或專用硬件。隨著數字技術的發展，尤其是可編程邏輯門陣列(FPGAs)的發展，提供了一種新的加速方法。FPGAs在密度和性能上都有突破性的發展，當前的FPGA芯片已經能夠運算各種圖形算法，而在速度上與專用的圖形卡硬件相同。因此，FPGA芯片非常適合這項工作。 本文主要工作包括以下幾個方面： 1、本文提出了一種MIPmapping紋理映射優化方法，改進了MIPmapping映射細化層次算法及紋理圖像的存儲方式，減少紋理尋址的計算量，提高紋理存儲的相關性。詳細內容請閱讀第三章。 2、提出了一種MIPmapping紋理映射優化方法的硬件實現方案，該方案針對移動設備對功耗和面積的要求，以及分辨率不高的特點，在參數空間到紋理地址的計算中用定點數來實現。詳細內容請閱讀第四章。 3、實現了紋理映射流水線單元紋理地址產生電路，及紋理濾波電路的FPGA設計，并給出設計的綜合和仿真結果。詳細內容請閱讀第五章4、實現了符合IEEE 754單精度標準的乘法、乘累加及除法運算器電路。乘法器采用改進型Booth編碼電路以減少部分積數量，用Wallace對部分積進行壓縮；乘累加器采用multiply-add fused算法，對關鍵路徑進行了優化；除法器為基于改進型泰勒級數展開的查找表結構實現，查找表尺寸只有208字節，電路為固定時延，在電路尺寸、延時及復雜度方面進行了較好的平衡。
上傳時間： 2013-04-24
上傳用戶：yxvideo
