論文以反應式步進電機為研究對象，應用了先進的FPGA/CPLD技術(shù)，設(shè)計了一種全數(shù)字的步進電機控制系統(tǒng)，通過了仿真、綜合和下載的各個程序測試環(huán)節(jié)，并在實驗中得到了良好的應用。 本論文分析了反應式步進電機工作原理以及其具體的控制過程，然后闡述了FPGA的設(shè)計原理以及所涉及到的相關(guān)芯片，接著對所要應用的硬件語言VerilogHDL方面的知識進行了簡要地介紹，這些為論文的具體設(shè)計部分提供了理論基礎(chǔ)。 本系統(tǒng)針對需要實現(xiàn)對步進電機的調(diào)速，設(shè)計出了一種符合要求的連續(xù)可調(diào)的脈沖信號發(fā)生器，整個脈沖信號發(fā)生器有兩個大的模塊組成，最后用一個頂層的模塊將二者連接起來，并且每個子模塊以及頂層的模塊都通過了仿真測試。系統(tǒng)采用了模塊化的設(shè)計思路，為系統(tǒng)的設(shè)計和維護提供了方便，同時也提高了系統(tǒng)性能的可擴展性。系統(tǒng)采用一種軟件硬化的設(shè)計思路，應用了VerilogHDL硬件語言，該語言較容易理解。軟件也是采用了目前應用比較廣泛的幾種。在最后的實物實驗中也取得了良好的效果，從而證明了設(shè)計的正確性。論文針對VerilogHDL硬件語言的應用技巧以及實際編寫程序中經(jīng)常遇到的問題都做了詳細的解釋，并提出了幾個解決問題的方法；對于如何合理的選擇芯片，文章也做了仔細說明。 FPGA+VerilogHDL+EDA工具構(gòu)成的數(shù)字系統(tǒng)現(xiàn)場集成技術(shù)，是本系統(tǒng)設(shè)計的核心部分，該門技術(shù)具有操作靈活、利用廣泛以及價廉等特點。該門技術(shù)具有旺盛的生命力和廣闊的前景，必然推動著整個集成電路產(chǎn)業(yè)系統(tǒng)集成的進一步發(fā)展。整個系統(tǒng)設(shè)計采用了全數(shù)字化的控制方案，使系統(tǒng)更加緊湊、更加合理以及經(jīng)濟節(jié)約。由于系統(tǒng)的全數(shù)字化，使得整個系統(tǒng)運行變得十分可靠，調(diào)試也極為方便。作為一種先進技術(shù)的應用，論文在很多方面做了新的嘗試。
標簽：
FPGA
步進電機控制
系統(tǒng)研究
上傳時間：
2013-05-20
上傳用戶：zoushuiqi
