創(chuàng)建PCB元件管腳封裝
上傳時(shí)間: 2014-12-24
上傳用戶:chenjjer
protel99se常用封裝庫(kù)元件&分立元件庫(kù)(三份資料匯總)
標(biāo)簽: protel 99 se 封裝庫(kù)
上傳時(shí)間: 2013-11-03
上傳用戶:zzzzzz
第一步,拿到一塊PCB,首先在紙上記錄好所有元?dú)饧男吞?hào),參數(shù),以及位置,尤其是二極管,三機(jī)管的方向,IC缺口的方向。最好用數(shù)碼相機(jī)拍兩張?jiān)獨(dú)饧恢玫恼掌5诙剑鸬羲衅骷⑶覍AD孔里的錫去掉。用酒精將PCB清洗干凈,然后放入掃描儀內(nèi),啟動(dòng)POHTOSHOP,用彩色方式將絲印面掃入,并打印出來備用。第三步,用水紗紙將TOP LAYER 和BOTTOM LAYER兩層輕微打磨,打磨到銅膜發(fā)亮,放入掃描儀,啟動(dòng)PHOTOSHOP,用彩色方式將兩層分別掃入。注意,PCB在掃描儀內(nèi)擺放一定要橫平樹直,否則掃描的圖象就無法使用。第四步,調(diào)整畫布的對(duì)比度,明暗度,使有銅膜的部分和沒有銅膜的部分對(duì)比強(qiáng)烈,然后將次圖轉(zhuǎn)為黑白色,檢查線條是否清晰,如果不清晰,則重復(fù)本步驟。如果清晰,將圖存為黑白BMP格式文件TOP.BMP和BOT.BMP。第五步,將兩個(gè)BMP格式的文件分別轉(zhuǎn)為PROTEL格式文件,在PROTEL中調(diào)入兩層,如過兩層的PAD和VIA的位置基本重合,表明前幾個(gè)步驟做的很好,如果有偏差,則重復(fù)第三步。第六,將TOP。BMP轉(zhuǎn)化為TOP。PCB,注意要轉(zhuǎn)化到SILK層,就是黃色的那層,然后你在TOP層描線就是了,并且根據(jù)第二步的圖紙放置器件。畫完后將SILK層刪掉。 第七步,將BOT。BMP轉(zhuǎn)化為BOT。PCB,注意要轉(zhuǎn)化到SILK層,就是黃色的那層,然后你在BOT層描線就是了。畫完后將SILK層刪掉。第八步,在PROTEL中將TOP。PCB和BOT。PCB調(diào)入,合為一個(gè)圖就OK了。第九步,用激光打印機(jī)將TOP LAYER, BOTTOM LAYER分別打印到透明膠片上(1:1的比例),把膠片放到那塊PCB上,比較一下是否有誤,如果沒錯(cuò),你就大功告成了。
上傳時(shí)間: 2013-10-15
上傳用戶:標(biāo)點(diǎn)符號(hào)
印刷電路板(PCB)設(shè)計(jì)解決方案市場(chǎng)和技術(shù)領(lǐng)軍企業(yè)Mentor Graphics(Mentor Graphics)宣布推出HyperLynx® PI(電源完整性)產(chǎn)品,滿足業(yè)內(nèi)高端設(shè)計(jì)者對(duì)于高性能電子產(chǎn)品的需求。HyperLynx PI產(chǎn)品不僅提供簡(jiǎn)單易學(xué)、操作便捷,又精確的分析,讓團(tuán)隊(duì)成員能夠設(shè)計(jì)可行的電源供應(yīng)系統(tǒng);同時(shí)縮短設(shè)計(jì)周期,減少原型生成、重復(fù)制造,也相應(yīng)降低產(chǎn)品成本。隨著當(dāng)今各種高性能/高密度/高腳數(shù)集成電路的出現(xiàn),傳輸系統(tǒng)的設(shè)計(jì)越來越需要工程師與布局設(shè)計(jì)人員的緊密合作,以確保能夠透過眾多PCB電源與接地結(jié)構(gòu),為IC提供純凈、充足的電力。配合先前推出的HyperLynx信號(hào)完整性(SI)分析和確認(rèn)產(chǎn)品組件,Mentor Graphics目前為用戶提供的高性能電子產(chǎn)品設(shè)計(jì)堪稱業(yè)內(nèi)最全面最具實(shí)用性的解決方案。“我們擁有非常高端的用戶,受到高性能集成電路多重電壓等級(jí)和電源要求的驅(qū)使,需要在一個(gè)單一的PCB中設(shè)計(jì)30余套電力供應(yīng)結(jié)構(gòu)。”Mentor Graphics副總裁兼系統(tǒng)設(shè)計(jì)事業(yè)部總經(jīng)理Henry Potts表示。“上述結(jié)構(gòu)的設(shè)計(jì)需要快速而準(zhǔn) 確的直流壓降(DC Power Drop)和電源雜訊(Power Noise)分析。擁有了精確的分析信息,電源與接地層結(jié)構(gòu)和解藕電容數(shù)(de-coupling capacitor number)以及位置都可以決定,得以避免過于保守的設(shè)計(jì)和高昂的產(chǎn)品成本。”
上傳時(shí)間: 2013-11-18
上傳用戶:362279997
Hyperlynx仿真應(yīng)用:阻抗匹配.下面以一個(gè)電路設(shè)計(jì)為例,簡(jiǎn)單介紹一下PCB仿真軟件在設(shè)計(jì)中的使用。下面是一個(gè)DSP硬件電路部分元件位置關(guān)系(原理圖和PCB使用PROTEL99SE設(shè)計(jì)),其中DRAM作為DSP的擴(kuò)展Memory(64位寬度,低8bit還經(jīng)過3245接到FLASH和其它芯片),DRAM時(shí)鐘頻率133M。因?yàn)轭l率較高,設(shè)計(jì)過程中我們需要考慮DRAM的數(shù)據(jù)、地址和控制線是否需加串阻。下面,我們以數(shù)據(jù)線D0仿真為例看是否需要加串阻。模型建立首先需要在元件公司網(wǎng)站下載各器件IBIS模型。然后打開Hyperlynx,新建LineSim File(線路仿真—主要用于PCB前仿真驗(yàn)證)新建好的線路仿真文件里可以看到一些虛線勾出的傳輸線、芯片腳、始端串阻和上下拉終端匹配電阻等。下面,我們開始導(dǎo)入主芯片DSP的數(shù)據(jù)線D0腳模型。左鍵點(diǎn)芯片管腳處的標(biāo)志,出現(xiàn)未知管腳,然后再按下圖的紅線所示線路選取芯片IBIS模型中的對(duì)應(yīng)管腳。 3http://bbs.elecfans.com/ 電子技術(shù)論壇 http://www.elecfans.com 電子發(fā)燒友點(diǎn)OK后退到“ASSIGN Models”界面。選管腳為“Output”類型。這樣,一樣管腳的配置就完成了。同樣將DRAM的數(shù)據(jù)線對(duì)應(yīng)管腳和3245的對(duì)應(yīng)管腳IBIS模型加上(DSP輸出,3245高阻,DRAM輸入)。下面我們開始建立傳輸線模型。左鍵點(diǎn)DSP芯片腳相連的傳輸線,增添傳輸線,然后右鍵編輯屬性。因?yàn)槲覀兪褂盟膶影澹诒韺幼呔€,所以要選用“Microstrip”,然后點(diǎn)“Value”進(jìn)行屬性編輯。這里,我們要編輯一些PCB的屬性,布線長(zhǎng)度、寬度和層間距等,屬性編輯界面如下:再將其它傳輸線也添加上。這就是沒有加阻抗匹配的仿真模型(PCB最遠(yuǎn)直線間距1.4inch,對(duì)線長(zhǎng)為1.7inch)。現(xiàn)在模型就建立好了。仿真及分析下面我們就要為各點(diǎn)加示波器探頭了,按照下圖紅線所示路徑為各測(cè)試點(diǎn)增加探頭:為發(fā)現(xiàn)更多的信息,我們使用眼圖觀察。因?yàn)闀r(shí)鐘是133M,數(shù)據(jù)單沿采樣,數(shù)據(jù)翻轉(zhuǎn)最高頻率為66.7M,對(duì)應(yīng)位寬為7.58ns。所以設(shè)置參數(shù)如下:之后按照芯片手冊(cè)制作眼圖模板。因?yàn)槲覀冏铌P(guān)心的是接收端(DRAM)信號(hào),所以模板也按照DRAM芯片HY57V283220手冊(cè)的輸入需求設(shè)計(jì)。芯片手冊(cè)中要求輸入高電平VIH高于2.0V,輸入低電平VIL低于0.8V。DRAM芯片的一個(gè)NOTE里指出,芯片可以承受最高5.6V,最低-2.0V信號(hào)(不長(zhǎng)于3ns):按下邊紅線路徑配置眼圖模板:低8位數(shù)據(jù)線沒有串阻可以滿足設(shè)計(jì)要求,而其他的56位都是一對(duì)一,經(jīng)過仿真沒有串阻也能通過。于是數(shù)據(jù)線不加串阻可以滿足設(shè)計(jì)要求,但有一點(diǎn)需注意,就是寫數(shù)據(jù)時(shí)因?yàn)榇嬖诨貨_,DRAM接收高電平在位中間會(huì)回沖到2V。因此會(huì)導(dǎo)致電平判決裕量較小,抗干擾能力差一些,如果調(diào)試過程中發(fā)現(xiàn)寫RAM會(huì)出錯(cuò),還需要改版加串阻。
上傳時(shí)間: 2013-11-05
上傳用戶:dudu121
半導(dǎo)體的產(chǎn)品很多,應(yīng)用的場(chǎng)合非常廣泛,圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別,圖一中不同類別的英文縮寫名稱原文為 PDID:Plastic Dual Inline Package SOP:Small Outline Package SOJ:Small Outline J-Lead Package PLCC:Plastic Leaded Chip Carrier QFP:Quad Flat Package PGA:Pin Grid Array BGA:Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多,在電路板上常用的組裝方式有二種,一種是插入電路板的銲孔或腳座,如PDIP、PGA,另一種是貼附在電路板表面的銲墊上,如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀,只看到從包覆的膠體或陶瓷中伸出的接腳,而半導(dǎo)體元件真正的的核心,是包覆在膠體或陶瓷內(nèi)一片非常小的晶片,透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件,從上方的玻璃窗可看到內(nèi)部的晶片,圖三是以顯微鏡將內(nèi)部的晶片放大,可以看到晶片以多條銲線連接四周的接腳,這些接腳向外延伸並穿出膠體,成為晶片與外界通訊的道路。請(qǐng)注意圖三中有一條銲線從中斷裂,那是使用不當(dāng)引發(fā)過電流而燒毀,致使晶片失去功能,這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED,也就是發(fā)光二極體,其內(nèi)部也是一顆晶片,圖五是以顯微鏡正視LED的頂端,可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線,若以LED二支接腳的極性來做分別,晶片是貼附在負(fù)極的腳上,經(jīng)由銲線連接正極的腳。當(dāng)LED通過正向電流時(shí),晶片會(huì)發(fā)光而使LED發(fā)亮,如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序,前一段是先製造元件的核心─晶片,稱為晶圓製造;後一段是將晶中片加以封裝成最後產(chǎn)品,稱為IC封裝製程,又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟,在本章節(jié)中將簡(jiǎn)介這兩段的製造程序。
上傳時(shí)間: 2014-01-20
上傳用戶:蒼山觀海
利用四分之三波長(zhǎng)折疊微帶線與四分之一波長(zhǎng)微帶線級(jí)聯(lián),并在輸入端口引入四分之一波長(zhǎng)短路線,設(shè)計(jì)出一種新型的超寬帶功率分配器。采用奇偶模的方法進(jìn)行理論分析,導(dǎo)出設(shè)計(jì)參數(shù)方程,并通過HFSS進(jìn)行仿真優(yōu)化。仿真和測(cè)量結(jié)果表明, 輸入回波損耗從3 GHz~10.9 GHz均大于10 dB。插入損耗從2.6 GHz~9.5 GHz均小于1 dB,從9.5 GHz~10.8 GHz均小于1.3 dB。輸出端口的回波損耗和隔離度從3 GHz~12.7 GHz均大于10 dB。高頻的帶外抑制在14.2 GHz時(shí)達(dá)到20 dB。
上傳時(shí)間: 2013-11-08
上傳用戶:1966649934
結(jié)合功率MOSFET管不同的失效形態(tài),論述了功率MOSFET管分別在過電流和過電壓條件下?lián)p壞的模式,并說明了產(chǎn)生這樣的損壞形態(tài)的原因,也分析了功率MOSFET管在關(guān)斷及開通過程中發(fā)生失效形態(tài)的差別,從而為失效在關(guān)斷或在開通過程中發(fā)生損壞提供了判斷依據(jù)。給出了測(cè)試過電流和過電壓的電路圖。同時(shí)分析了功率MOSFET管在動(dòng)態(tài)老化測(cè)試中慢速開通、在電池保護(hù)電路應(yīng)用中慢速關(guān)斷及較長(zhǎng)時(shí)間工作在線性區(qū)時(shí)損壞的形態(tài)。最后,結(jié)合實(shí)際應(yīng)用,論述了功率MOSFET通常會(huì)產(chǎn)生過電流和過電壓二種混合損壞方式損壞機(jī)理和過程。
標(biāo)簽: MOSFET 開關(guān)電源 功率 分
上傳時(shí)間: 2013-11-14
上傳用戶:dongqiangqiang
帶數(shù)碼管顯示的 移動(dòng)電源原理圖
標(biāo)簽: 移動(dòng)電源 原理圖 數(shù)碼管
上傳時(shí)間: 2013-10-21
上傳用戶:拔絲土豆
RGB-三基色LED燈帶控制-測(cè)試成功
上傳時(shí)間: 2013-11-18
上傳用戶:Jesse_嘉偉
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1