基于彩色路徑識(shí)別的視覺(jué)導(dǎo)航方法是當(dāng)前自動(dòng)導(dǎo)航小車(chē)領(lǐng)域的研究熱點(diǎn)和方向。視覺(jué)導(dǎo)航是指根據(jù)地面路徑和被控對(duì)象之間的位置偏差控制其運(yùn)行的方向，因此，地面彩色路徑圖像的攝取及其識(shí)別處理就成為視覺(jué)導(dǎo)航系統(tǒng)中的基礎(chǔ)和關(guān)鍵。在當(dāng)前的視覺(jué)導(dǎo)航系統(tǒng)設(shè)計(jì)中，圖像處理的硬件平臺(tái)都是基于通用微處理器，嵌入式微處理器或者DSP進(jìn)行設(shè)計(jì)的。這些處理器一個(gè)共同的特點(diǎn)就是數(shù)據(jù)串行處理，而圖像處理過(guò)程涉及大量的并行處理操作，因此傳統(tǒng)的串行處理方式滿足不了圖像處理的實(shí)時(shí)性要求。 鑒于微處理器這方面的不足，作者提出一種使用FPGA實(shí)現(xiàn)圖像識(shí)別的并行處理方案，并據(jù)此設(shè)計(jì)一個(gè)智能圖像傳感器。該傳感器采用先進(jìn)的FPGA技術(shù)，將圖像采集及其顯示，路徑的識(shí)別處理以及通信控制等模塊集成在一個(gè)芯片上，形成一個(gè)片上系統(tǒng)(SOC)。其主要功能是對(duì)所采集的彩色路徑圖像進(jìn)行識(shí)別處理，獲得彩色路徑的坐標(biāo)及其方向角，并將處理結(jié)果發(fā)送給上位機(jī)，為自動(dòng)導(dǎo)航提供控制依據(jù)。 本文將彩色路徑的識(shí)別處理過(guò)程劃分為三個(gè)階段，第一階段為顏色聚類識(shí)別，以獲得二值路徑圖像，第二階段為數(shù)學(xué)形態(tài)學(xué)運(yùn)算，用于對(duì)第一階段中獲得的二值圖像進(jìn)行去斑處理，第三階段為路徑中心線的定位及其方向角的測(cè)量。圖像傳感器與上位機(jī)的通信采用異步串行方式，由于上位機(jī)需要控制該傳感器執(zhí)行多種任務(wù)，作者定義一種基于異步串行通信的應(yīng)用層協(xié)議，用于上位機(jī)對(duì)傳感器的控制。在圖像的顯示中，為了彌補(bǔ)圖像采集的速率和VGA顯示速率的不匹配，作者提出一種基于單端口存儲(chǔ)器的圖像幀緩沖機(jī)制，通過(guò)VGA接口將采集的圖像實(shí)時(shí)地顯示出來(lái)。 根據(jù)上述思想，作者完成了系統(tǒng)的硬件電路設(shè)計(jì)，并對(duì)整個(gè)系統(tǒng)進(jìn)行了現(xiàn)場(chǎng)調(diào)試。調(diào)試結(jié)果表明，傳感器系統(tǒng)的各個(gè)模塊都能正常工作，F(xiàn)PGA中的數(shù)字邏輯電路能夠?qū)崟r(shí)地將路徑從圖像中準(zhǔn)確地識(shí)別出來(lái)，.充分體現(xiàn)了FPGA對(duì)路徑圖像的高速處理優(yōu)勢(shì)，達(dá)到了設(shè)計(jì)預(yù)期目標(biāo)，在一定程度上豐富了路徑圖像識(shí)別處理的技術(shù)和方法。
標(biāo)簽： FPGA 路徑識(shí)別 圖像傳感器
上傳時(shí)間： 2013-04-24
上傳用戶：ghostparker
隨著數(shù)字圖像處理的應(yīng)用領(lǐng)域不斷擴(kuò)大，實(shí)時(shí)處理技術(shù)成為研究的熱點(diǎn)。VLSI技術(shù)的迅猛發(fā)展為數(shù)字圖像實(shí)時(shí)處理技術(shù)提供了硬件基礎(chǔ)。其中FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)的特點(diǎn)使其在圖像采集和處理方面的應(yīng)用顯得更加經(jīng)濟(jì)、靈活、方便。 本文設(shè)計(jì)了一種以FPGA為工作核心，并實(shí)現(xiàn)了PCI接口的圖像采集壓縮系統(tǒng)。整個(gè)系統(tǒng)采用了自頂向下的設(shè)計(jì)方案，先把系統(tǒng)分成了三大塊，即圖像采集、PCI接口和圖像壓縮，然后分別設(shè)計(jì)各個(gè)大模塊中的子模塊。 首先，利用FPGA對(duì)專用視頻轉(zhuǎn)換器SAA7111A進(jìn)行控制，因?yàn)镾AA7111A是采用IC總線模塊，從而完成了對(duì)SAA7111A的控制，并通過(guò)設(shè)計(jì)圖像采集模塊、讀/寫(xiě)數(shù)據(jù)模塊、總線管理模塊等，實(shí)現(xiàn)把標(biāo)準(zhǔn)的模擬視頻信號(hào)轉(zhuǎn)換成數(shù)字視頻信號(hào)并采集的功能。 其次，在了解PCI規(guī)范的前提下，深入地分析了PCI時(shí)序和地址配置空間等，設(shè)計(jì)了簡(jiǎn)化邏輯的狀態(tài)機(jī)，并用VHDL硬件描述語(yǔ)言設(shè)計(jì)了程序，完成了簡(jiǎn)化邏輯的PCI接口設(shè)計(jì)在FPGA芯片內(nèi)部的實(shí)現(xiàn)，達(dá)到了一33MHz、32位數(shù)據(jù)寬度、支持猝發(fā)傳輸?shù)腜CI從設(shè)備模塊的接口功能，與傳統(tǒng)的使用PCI專用接口芯片來(lái)實(shí)現(xiàn)的PCI接口比較來(lái)看，更加節(jié)約了系統(tǒng)的邏輯資源，降低了成本，增加了設(shè)計(jì)的靈活性。 再次，設(shè)計(jì)了WINDOWS下對(duì)PCI接口的驅(qū)動(dòng)程序。驅(qū)動(dòng)程序可以選擇不同的方法來(lái)完成，當(dāng)然每個(gè)方法都有自己的特點(diǎn)，對(duì)幾種主要設(shè)計(jì)驅(qū)動(dòng)程序的方法作以比較之后，本文選擇了使用DRIVER WORKS工具來(lái)完成。通過(guò)對(duì)配置空間的設(shè)計(jì)、系統(tǒng)端口和內(nèi)存映射的設(shè)計(jì)、中斷服務(wù)的設(shè)計(jì)等，用VC++語(yǔ)言編寫(xiě)了驅(qū)動(dòng)程序。 最后，考慮到增加系統(tǒng)的實(shí)用性和完備性，還填加設(shè)計(jì)了圖像的壓縮部分。這部分需要完成的工作是在上述系統(tǒng)完成后，再額外地把采集來(lái)的視頻數(shù)據(jù)通過(guò)另一路數(shù)據(jù)通道按照一定的格式壓縮后存儲(chǔ)到硬盤(pán)中。本系統(tǒng)中，這部分設(shè)計(jì)是利用Altera公司提供的IP核來(lái)完成壓縮的，同時(shí)還用VHDL語(yǔ)言在FPGA上設(shè)計(jì)了IDE硬盤(pán)接口，使壓縮后的數(shù)據(jù)存儲(chǔ)到硬盤(pán)中。
上傳時(shí)間： 2013-06-01
上傳用戶：程嬰sky
可靠通信要求消息從信源到信宿盡量無(wú)誤傳輸，這就要求通信系統(tǒng)具有很好的糾錯(cuò)能力，如使用差錯(cuò)控制編碼。自仙農(nóng)定理提出以來(lái)，先后有許多糾錯(cuò)編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優(yōu)異的糾錯(cuò)性能成為通信界的一個(gè)里程碑。 然而，Turbo碼迭代譯碼復(fù)雜度大，導(dǎo)致其譯碼延時(shí)大，故而在工程中的應(yīng)用受到一定限制，而并行Turbo譯碼可以很好地解決上述問(wèn)題。本論文的主要工作是通過(guò)硬件實(shí)現(xiàn)一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲(chǔ)器的并行子交織器解決方法，很好地解決了并行訪問(wèn)存儲(chǔ)器沖突的問(wèn)題。 本論文在現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)平臺(tái)上實(shí)現(xiàn)了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實(shí)現(xiàn)的并行Turbo編譯碼器在時(shí)鐘頻率為33MHz，幀長(zhǎng)為1024比特，并行子譯碼器數(shù)和最大迭代次數(shù)均為4時(shí)，可支持8.2Mbps的編譯碼數(shù)掘吞吐量，而譯碼時(shí)延小于124us。本文還使用EP2C35FPGA芯片設(shè)計(jì)了系統(tǒng)開(kāi)發(fā)板。該開(kāi)發(fā)板可提供高速以太網(wǎng)MAC／PHY和PCI接口，很好地滿足了通信系統(tǒng)需求。系統(tǒng)測(cè)試結(jié)果表明，本文所實(shí)現(xiàn)的并行Turbo編譯碼器及其開(kāi)發(fā)板運(yùn)行正確、有效且可靠。 本論文主要分為五章，第一章為緒論，介紹Turbo碼背景和硬件實(shí)現(xiàn)相關(guān)技術(shù)。第二章為基于幀分裂和歸零的并行Turbo編碼的設(shè)計(jì)與實(shí)現(xiàn)，分別介紹了編碼器和譯碼器的RTL設(shè)計(jì)，還提出了一種基于多端口存儲(chǔ)器的并行子交織器和解交織器設(shè)計(jì)。第三章討論了使用NIOS處理器的SOC架構(gòu)，使用SOC架構(gòu)處理系統(tǒng)和基于NIOSII處理器和uC／0S一2操作系統(tǒng)的架構(gòu)。第四章介紹了FPGA系統(tǒng)開(kāi)發(fā)板設(shè)計(jì)與調(diào)試的一些工作。最后一章為本文總結(jié)及其展望。
上傳時(shí)間： 2013-04-24
上傳用戶：ziyu_job1234
基于OpenCV的三維重建論文，對(duì)于想學(xué)習(xí)OpenCV，并想進(jìn)行三維重建開(kāi)發(fā)的朋友有用
標(biāo)簽： OpenCV 三維重建 實(shí)現(xiàn)方案
上傳時(shí)間： 2013-07-11
上傳用戶：czl10052678
基于Matlab的三維重建程序，世界頂級(jí)三維重建大師的代碼
上傳時(shí)間： 2013-05-27
上傳用戶：04121298
單端反激開(kāi)關(guān)電源變壓器設(shè)計(jì):單端反激開(kāi)關(guān)電源的變壓器實(shí)質(zhì)上是一個(gè)耦合電感，它要承擔(dān)著儲(chǔ)能、變壓、傳遞能量等工作。下面對(duì)工作于連續(xù)模式和斷續(xù)模式的單端反激變換器的變壓器設(shè)計(jì)進(jìn)行了總結(jié)。1、已知的
標(biāo)簽： 單端 反激開(kāi)關(guān)電源 變壓器設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：xjz632
基于FPGA技術(shù)的網(wǎng)絡(luò)入侵檢測(cè)是未來(lái)的發(fā)展方向，而網(wǎng)絡(luò)包頭的分類是入侵檢測(cè)系統(tǒng)的關(guān)鍵。 文章首先介紹了FPGA技術(shù)的基本原理以及其在信息安全方面的應(yīng)用，接著介紹入侵檢測(cè)系統(tǒng)以及FPGA技術(shù)在入侵檢測(cè)系統(tǒng)中的應(yīng)用。 分析了幾種比較出名的網(wǎng)絡(luò)包分類算法，包括軟件分類方法、TCAM分類算法、BV算法、Tree Bitmap算法以及端口范圍分類算法。 在此基礎(chǔ)上，文章設(shè)計(jì)了一個(gè)基于FPGA技術(shù)的入侵檢測(cè)系統(tǒng)包分類的基本框架圖，實(shí)現(xiàn)框架圖中的各個(gè)基本功能模塊。在實(shí)現(xiàn)過(guò)程中，提出了一類結(jié)合三態(tài)內(nèi)容可尋址內(nèi)存(TCAM)和普通存儲(chǔ)器(RAM)的網(wǎng)絡(luò)包包頭分類方案。我們將檢測(cè)規(guī)則編號(hào)并位圖化，使用RAM存儲(chǔ)與包頭結(jié)構(gòu)相關(guān)的規(guī)則位圖，通過(guò)TCAM上的數(shù)據(jù)匹配操作，快速關(guān)聯(lián)待分析的網(wǎng)絡(luò)數(shù)據(jù)包與入侵檢測(cè)規(guī)則。文章還討論了網(wǎng)包頭分類方法的優(yōu)化算法，將優(yōu)化算法與未優(yōu)化算法在速度和空間上進(jìn)行比較。此外，還討論了對(duì)Snort的規(guī)則庫(kù)進(jìn)行整理和規(guī)則化的問(wèn)題。 最后，對(duì)所設(shè)計(jì)的包頭分類匹配模塊在Quartus II進(jìn)行仿真評(píng)估，將實(shí)驗(yàn)結(jié)果與已有的一些分類算法進(jìn)行了比較。結(jié)果說(shuō)明，本設(shè)計(jì)在匹配速度和更新速度上有優(yōu)勢(shì)，但消耗了較多的存儲(chǔ)空間．
標(biāo)簽： 入侵檢測(cè)系統(tǒng) 網(wǎng)絡(luò) 包分類 技術(shù)研究
上傳時(shí)間： 2013-07-17
上傳用戶：gonuiln
近年來(lái)，計(jì)算機(jī)圖形學(xué)應(yīng)用越來(lái)越廣泛，尤其是三維(3D)繪圖。3D繪圖使用3D模型和各種影像處理產(chǎn)生具有三維空間真實(shí)感的影像，應(yīng)用于虛擬真實(shí)情況以及多媒體的產(chǎn)品上，且多半是使用低成本的實(shí)時(shí)3D計(jì)算機(jī)繪圖技術(shù)為基礎(chǔ)。在初期3D圖形學(xué)剛起步時(shí)，由于圖形簡(jiǎn)單，因此可以利用CPU來(lái)運(yùn)算，但隨著圖形學(xué)技術(shù)的發(fā)展，所要繪制的圖形越來(lái)越復(fù)雜，這時(shí)如果單純依賴CPU來(lái)處理，不能達(dá)到實(shí)時(shí)的要求，因此需要專門(mén)的硬件來(lái)加速圖形處理，GPU(圖形處理單元)因此出現(xiàn)了。不過(guò)由于3D圖形加速硬件的復(fù)雜性和短壽命，這極大地提高了對(duì)硬件開(kāi)發(fā)環(huán)境的需要。為了更好的對(duì)設(shè)計(jì)進(jìn)行更改和測(cè)試，不能僅僅用專門(mén)定制的方法來(lái)設(shè)計(jì)，需要其他的方：硬件描述語(yǔ)言(HDL)和FPGA。 隨著計(jì)算機(jī)繪圖規(guī)模的需要，借助輔助硬件資源，來(lái)提高圖形處理單元(GPU)處理速度的需求越來(lái)越普遍。自從15年前現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)開(kāi)始出現(xiàn)以來(lái)，其在可編程硬件領(lǐng)域所起的作用越來(lái)越大。它們?cè)谒俣取Ⅲw積和速度方面都有了很大的提高。這意味著FPGA在以前只能使用專用硬件的場(chǎng)合越來(lái)越重要。其中一個(gè)應(yīng)用領(lǐng)域就是3D圖形渲染，在這個(gè)研究領(lǐng)域里人們正在利用具有可編程性能的FPGA來(lái)幫助改進(jìn)圖形處理單元(GPU)的性能。 能夠在廉價(jià)、可動(dòng)態(tài)重新配置的FPGA上實(shí)現(xiàn)復(fù)雜算法來(lái)輔助硬件設(shè)計(jì)。本文的設(shè)計(jì)就是通過(guò)在FPGA上實(shí)現(xiàn)3維圖形幾何處理管線部分功能來(lái)提高圖形處理速度。具體實(shí)現(xiàn)中使用硬件描述語(yǔ)言(Verilog HDL)進(jìn)行邏輯設(shè)計(jì)，并發(fā)現(xiàn)問(wèn)題解決問(wèn)題。 本文主要特色如下： 1.針對(duì)幾何變換換子系統(tǒng)，提出一種硬件實(shí)現(xiàn)方案，該方案能對(duì)基本的幾何變換如：平移、縮放、旋轉(zhuǎn)和投影進(jìn)行操作。首先構(gòu)造出總體變換矩陣，隨后進(jìn)行矩陣乘法運(yùn)算，再進(jìn)行投影變換，最后輸出變換座標(biāo)。提出一種脈動(dòng)陣列結(jié)構(gòu)，用于兩個(gè)矩陣的乘法運(yùn)算。找到一種快捷的方法來(lái)實(shí)現(xiàn)矩陣相乘，將能大大提高系統(tǒng)的效率。 2.對(duì)于3D圖形裁剪，文中描述了一種裁剪引擎，它能夠處理3D圖形中的裁剪、透視除法以及視口映射的功能。硬件實(shí)現(xiàn)的難度取決于裁剪算法的復(fù)雜程度。我們?cè)赟utherland-Hodgman裁剪算法的基礎(chǔ)上提出一種新的裁剪算法，該算法通過(guò)去除冗余頂點(diǎn)以提高處理速度，同時(shí)利用編碼來(lái)判斷線段可見(jiàn)性的方法使得硬件實(shí)現(xiàn)變得很容易。 3.最后，我們?cè)贔PGA上實(shí)現(xiàn)了幾何變換以及三維裁剪，并與C語(yǔ)言的模擬結(jié)果對(duì)比發(fā)現(xiàn)結(jié)果正確，且三維裁剪能夠以3M個(gè)三角形/s的速度運(yùn)行，滿足了圖形流水中的實(shí)時(shí)性要求。
上傳時(shí)間： 2013-04-24
上傳用戶：yerik
利用端口串行通信接口卡來(lái)擴(kuò)展多個(gè)串行口是解決工業(yè)過(guò)程中集散控制系統(tǒng)的一種有效方法,文中介紹了利用MOXA公司生產(chǎn)的8端口串行通信接口板在PC機(jī)與89C51單片機(jī)之間進(jìn)行串行通信的擴(kuò)展方法,給出了使用多
上傳時(shí)間： 2013-07-20
上傳用戶：風(fēng)之驕子
當(dāng)前正處于第三代移動(dòng)通信技術(shù)發(fā)展的關(guān)鍵時(shí)期，各種與3G相關(guān)的無(wú)線網(wǎng)絡(luò)終端的需求量與日俱增。為3G無(wú)線網(wǎng)絡(luò)終端選擇一個(gè)高性能的處理器，并且提供一套完整的系統(tǒng)解決方案，滿足3G時(shí)代人們對(duì)數(shù)據(jù)通信業(yè)務(wù)的需求，無(wú)疑是一個(gè)有意義且亟待解決的重要問(wèn)題。 OMAP(Open Multimedia Applications Platform)是美國(guó)德州公司(TI)推出的專門(mén)為支持第三代(3G)無(wú)線終端應(yīng)用而設(shè)計(jì)的應(yīng)用處理器體系結(jié)構(gòu)。OMAP處理器平臺(tái)堪稱無(wú)線技術(shù)發(fā)展的里程碑，它提供了語(yǔ)音、數(shù)據(jù)和多媒體所需的帶寬和功能，可以極低的功耗為高端3G無(wú)線設(shè)備提供極佳的性能。 本文的研究?jī)?nèi)容是開(kāi)發(fā)基于OMAP5910處理器的具有多個(gè)擴(kuò)展接口的嵌入式開(kāi)發(fā)平臺(tái)，以及攝像頭顯示驅(qū)動(dòng)程序，以便能為3G相關(guān)的無(wú)線網(wǎng)絡(luò)終端提供一個(gè)系統(tǒng)級(jí)的解決方案，本文首先介紹了OMAP技術(shù)的特點(diǎn)和優(yōu)點(diǎn)，并對(duì)OMAP5910處理器的硬件結(jié)構(gòu)進(jìn)行了簡(jiǎn)單說(shuō)明，在此基礎(chǔ)上提出了基于OMAP5910嵌入式平臺(tái)的FPGA設(shè)計(jì)，包括用FPGA擴(kuò)展的接口：觸摸屏接口，硬盤(pán)接口，以太網(wǎng)接口；控制的接口：USB口，串口；以及實(shí)現(xiàn)的功能：與OMAP5910處理器的通信功能，中斷控制功能，選擇啟動(dòng)順序功能，復(fù)位延時(shí)功能。然后介紹了基于OMAP5910的攝像顯示系統(tǒng)的硬件設(shè)計(jì)，主要包括攝像頭接口和攝像頭模塊，EMIFS和EMIFF接口以及LCD接口。最后描述了嵌入式Linux操作系統(tǒng)下攝像頭驅(qū)動(dòng)程序的完整實(shí)現(xiàn)過(guò)程。
標(biāo)簽： FPGA 擴(kuò)展 接口設(shè)計(jì) 攝像頭
上傳時(shí)間： 2013-05-24
上傳用戶：mfhe2005
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
