FPGA可促進(jìn)嵌入式系統(tǒng)設(shè)計(jì)改善即時應(yīng)用性能，臺灣人寫的，關(guān)于FPGA應(yīng)用的技術(shù)文章
標(biāo)簽： FPGA 嵌入式 系統(tǒng) 性能
上傳時間： 2014-01-17
上傳用戶：ljt101007
《Windows 95 系統(tǒng)程式設(shè)計(jì) 大奧秘》PDF書含例子 .rar是候捷翻譯的一本好書
標(biāo)簽： Windows 95
上傳時間： 2014-11-14
上傳用戶：hakim
_Wiley_Synthesis_of_Arithmetic_Circuits_-_FPGA_ASIC_and_Embedded_Systems_(2006)_-_DDU一些硬體設(shè)計(jì)教學(xué)文件
標(biāo)簽： Wiley_Synthesis_of_Arithmetic_Cir FPGA_ASIC_and_Embedded_Systems cuits 2006
上傳時間： 2016-06-13
上傳用戶：bjgaofei
javascript範(fàn)例show 表單設(shè)計(jì).動態(tài)表現(xiàn)
標(biāo)簽： javascript show
上傳時間： 2016-07-02
上傳用戶：pompey
提供tiff檔案的讀取與轉(zhuǎn)換！內(nèi)含lib與dll及標(biāo)題檔等資料供設(shè)計(jì)者參考！
標(biāo)簽： tiff lib dll
上傳時間： 2016-08-11
上傳用戶：王小奇
內(nèi)容為DEV C++物件導(dǎo)向程式設(shè)計(jì)的PPT,說明淺顯易懂,希望對各位有所幫助
標(biāo)簽： DEV 程式
上傳時間： 2014-08-09
上傳用戶：qunquan
在做2維度樣本分類的過程中,若我們能事先畫出訓(xùn)練樣本在空間中的分散情形,這將有助於我們在設(shè)定SVM分類器的參數(shù)C的取值範(fàn)圍. 例如:若畫出的訓(xùn)練樣本的散佈較分散,我們可以得知此時採用的參數(shù)值可以取在較大的範(fàn)圍. 所以本程式也是讓想要畫出資料樣本在平面的散佈情形者之一各可行工具.
標(biāo)簽： SVM 分 分散
上傳時間： 2016-08-19
上傳用戶：sy_jiadeyi
點(diǎn)對點(diǎn)資訊分享系統(tǒng)在有線及無線網(wǎng)路上之設(shè)計(jì)與實(shí)作
標(biāo)簽： 分 系統(tǒng) 無線
上傳時間： 2013-12-02
上傳用戶：壞天使kk
多工器ｖｅｒｉｌｏｇ設(shè)計(jì)1對多快速解碼提供控制功能
標(biāo)簽： 控制功能
上傳時間： 2014-01-16
上傳用戶：GavinNeko
verilog除頻器可用於編碼段運(yùn)用可以穩(wěn)定電路設(shè)計(jì)
標(biāo)簽： verilog
上傳時間： 2013-12-26
上傳用戶：372825274
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
