亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

三維重建算法

  • G729A語音編解碼算法研究及FPGA實現

    語音編碼技術始終是語音研究的熱點。語音編碼作為多媒體通信中信息傳輸的一個重要環節,越來越受到廣泛的重視。G729是由美國、法國、日本和加拿大的幾家著名國際電信實體聯合開發的,國際電信聯盟(ITU-T)于1995年11月正式通過了G729。96年ITU-T又制定了G729的簡化方案G729A,主要降低了計算的復雜度以便于實時實現。因其具有良好的合成語音質量、適中的復雜度、較低的時延等優點,G729A標準已被廣泛應用在VOIP網關、IP電話中。 論文利用Altera公司的新一代可編程邏輯器件在數字信號處理領域的優勢,對G729A語音編碼中的線性預測(LP)濾波器系數提取的FPGA(現場可編程門陣列,Field Programmable Gate Array)實現進行了深入研究。論文首先對語音信號處理及其發展進行介紹,深入討論了G729A語音編解碼技術。第二,對Altera公司的Stratix系列可編程器件的內部結構進行了研究,分析了在QuartusII開發平臺上進行FPGA設計的流程。第三,基于FPGA,對G729A編碼系統的LP分析部分做了具體設計,其中包括自相關函數和杜賓(Durbin)遞推兩個主要功能模塊,并對其工作過程進行了詳細的分析。第四,針對系統所使用的除法運算都是商小于1的特點,設計并實現了一個系統專用的除法器模塊。最后,在Altera FPGA目標芯片EP1S30F780C7上,對LP分析系統進行了驗證,證明了方案的可行性。

    標簽: G729A FPGA 語音編解碼 算法研究

    上傳時間: 2013-04-24

    上傳用戶:miaochun888

  • GPS接收機天線陣列抗干擾算法研究及其FPGA實現

    GPS技術在導航、定位及精確打擊等方面產生了重要影響,已經廣泛地應用在各種武器平臺上。但是,在干擾環境下也顯現出許多問題。由于其到達地球表面的信號極其微弱(-160dBW),在現在復雜的電磁環境中容易受到干擾,尤其是C/A碼信號更易受到干擾,并且隨著導航戰的發展對GPS的抗干擾已成為爭取導航資源的有效措施。因此,研究干擾環境下的GPS接收機設計具有重要意義。 本文首先簡要介紹了GPS信號的結構及構成,通過對GPS信號特征以及接收機抗干擾能力的分析,結合干擾對接收機的作用方式及效果,確定GPS最易受的干擾類型為阻塞式干擾,然后針對這種干擾類型提出了一種有效的抗干擾技術-----自適應調零天線技術。接下來,著重研究了GPS接收機在此抗干擾技術前提下的若干抗干擾方法,并對其進行了詳細的分析和討論。 研究過程中,通過對最佳化準則和空域自適應濾波的理解,首先對不同天線陣列結構進行了性能仿真和比較分析,然后在對稱圓形天線陣列的基礎上對空域自適應算法進行了仿真分析,針對其自由度有限的問題接著對空時濾波方法做了詳細討論,在7元對稱圓形陣列的基礎上仿真說明了二者各自的優缺點。考慮到實際的干擾環境和本課題研究的初期階段,因此選用了適合本課題干擾環境的空域濾波方法,并對其自適應算法進行了適當的改進,使得其抗干擾性能獲得了一定程度的改善。 最后,詳細說明了該接收機抗干擾模塊的FPGA實現原理。詳細給出了頂層及各子模塊的設計流程與RTL視圖,實驗結果驗證了該算法的有效性。

    標簽: FPGA GPS 接收機 天線陣列

    上傳時間: 2013-06-03

    上傳用戶:xfbs821

  • H264AVC的CAVLC編碼算法研究及FPGA實現

    H.264/AVC是國際電信聯盟與國際標準化組織/國際電工委員會聯合推出的活動圖像編碼標準,簡稱H.264。作為最新的國際視頻編碼標準,H.264/AVC與MPEG-4、H.263等視頻編碼標準相比,性能有了很大的提高,并已在流媒體、數字電視、電話會議、視頻存儲等諸多領域得到廣泛的應用。 本論文的研究課題是基于H.264/AVC視頻編碼標準的CAVLC(Context-based Adaptive Variable Length Coding,基于上下文的自適應可變長編碼)編碼算法研究及FPGA實現。對于變換后的熵編碼,H.264/AVC支持兩種編碼模式:基于上下文的可變長編碼(CAVLC)和基于上下文的自適應算術編碼(CABAC,Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中,盡管CAVLC算法也是采用了VLC編碼,但是同以往標準不同,它所有的編碼都是基于上下文進行。這種方法比傳統的查單一表的方法提高了編碼效率,但也增加了設計上的困難。 作者在全面學習H.264/AVC協議和深入研究CAVLC編碼算法的基礎上,確定了并行編碼的CAVLC編碼器結構框圖,并總結出了影響CAVLC編碼器實現的瓶頸。針對這些瓶頸,對CAVLC編碼器中的各個功能模塊進行了優化設計,這些優化設計包括多參考塊的表格預測法、快速查找表法、算術消除法等。最后,用Verilog硬件描述語言對所設計的CAVLC編碼器進行了描述,用EDA軟件對其主要功能模塊進行了仿真,并在Cyclone II系列EP2C20F484的FPGA上驗證了它們的功能。結果表明,該CAVLC編碼器各編碼單元的編碼速度得到了顯著提高且均能滿足實時通信要求,為整個CAVLC編碼器的實時通信提供了良好的基礎。

    標簽: CAVLC H264 FPGA 264

    上傳時間: 2013-06-04

    上傳用戶:libenshu01

  • LDPC碼編碼器FPGA實現研究

    LDPC(低密度奇偶校驗碼)編碼是提高通信質量和數據傳輸速率的關鍵技術。LDPC碼應用于實際通信系統是本課題的研究重點。實際通信要求在LDPC碼長盡量短、碼率盡量高及硬件可實現的前提下,結合連續相位MSK調制,滿足歸一化信噪比SNR=2dB時,系統誤碼率低于10-4。根據課題背景,本文主要研究基于FPGA的LDPC編碼器設計與實現。 LDPC碼的編碼復雜度往往與其幀長的平方成正比,編碼復雜度大,成為編碼硬件實現的一個障礙;論文針對實際系統的預期指標,通過對多種矩陣構造算法的預選方案及影響LDPC碼性能參數仿真分析,基于1/2碼率,1024和2048兩種幀長,設計了三種編碼器的備選方案,分別為直接下三角編碼器,串行準循環編碼器和二階準循環編碼器。 對于每種編碼器,分別設計了其整體結構,并對每種編碼器的功能模塊進行深入研究,設計完成后利用第3方軟件MODELSIM對編碼器進行了時序仿真;根據時序仿真結果和綜合報告對三種編碼方案進行比較,最終選擇串行準循環編碼器作為硬件實現的編碼方案。 最后,在FPGA中硬件實現了串行準循環編碼器并對其進行測試,利用MATLAB仿真程序和串口通信工具最終驗證了這種編碼器的正確性和硬件可實現性。

    標簽: LDPC FPGA 編碼器 實現研究

    上傳時間: 2013-08-02

    上傳用戶:林魚2016

  • OFDMMIMO系統接收機關鍵技術研究與FPGA實現

    近年來,移動通信技術在全球范圍內得到了迅猛的發展及應用,各種全新的無線通信概念層出不窮、各種新的體制及其關鍵技術日新月異。由于正交頻分復用(OFDM)技術可以高效地利用頻譜資源并有效地對抗頻率選擇性衰落,多入多出(MIMO)利用多個天線實現多發多收,在不增加帶寬和發送功率的情況下,可以成倍提高信道容量,因此OFDM-MIMO技術被廣泛認為是后三代通信系統(B3G)的關鍵技術,是當今移動通信領域研究的熱點。 本文對OFDM-MIMO通信系統接收機的關鍵技術--數字下變頻,OFDM同步、解調進行了相關研究,在多天線接收板的XC2VP70-5FF1704芯片上,完成了數字下變頻,OFDM同步和解調的FPGA設計與實現。通過功能仿真、時序仿真、板級電路測試,驗證了該設計的正確性。 本文首先介紹了OFDM基本原理以其特點,然后對同步技術和數字下變頻技術作了相應的介紹。同步是OFDM系統設計中的一項關鍵技術,即是針對系統中存在的時間偏差、頻率偏差進行定時恢復、頻偏的估計與補償,來減少各種同步偏差對系統性能的影響。數字下變頻是軟件無線電的核心技術之一,其基本功能是從高速中頻數字信號中提取所需的窄帶信號,將其下變頻為基帶信號,降低數據率,以供后續DSP器件作進一步處理。 在數字下變頻器的設計和實現方面,本文先介紹了數字下變頻器的原理和基本結構,然后根據系統要求對其進行了設計,并在實現上作了一些簡化,節約了硬件資源。 在對時間同步的設計和實現方面,本文采用了利用PN序列進行時間同步的算法。在實現上根據系統實際情況將數據分為四路分別與本地PN碼做滑動相關運算,更有效的利用了同步數據,達到了更好的同步性能。 在OFDM的頻率同步的設計和實現方面,本文采用重復的PN碼兩兩相關來估計頻偏值,并聯合一個二階負反饋環路進行補償。該算法利用環路自身噪聲帶寬抑制噪聲,提高頻率估計精度,并同時利用負反饋擴大頻偏估計范圍。本文在對算法的詳細研究分析的基礎上對其進行了FPGA設計與實現。

    標簽: OFDMMIMO FPGA 接收機

    上傳時間: 2013-04-24

    上傳用戶:heminhao

  • 四關節實驗室機器人控制器的研制

    在機器人學的研究領域中,如何有效地提高機器人控制系統的控制性能始終是研究學者十分關注的一個重要內容。在分析了工業機器人的發展歷程和機器人控制系統的研究現狀后,本論文的主要目標是針對四關節實驗室機器人特有的機械結構和數學模型,建立一個新型全數字的基于DSP和FPGA的機器人位置伺服控制系統的軟、硬件平臺,實現對四關節實驗室機器人的精確控制。 本論文從實際情況出發,首先分析了所研究的四關節實驗室機器人的本體結構,并對其抽象簡化得到了它的運動學數學模型。在明確了實現機器人精確位置伺服控制的控制原理后,我們對機器人控制系統的諸多可行性方案進行了充分論證,并最終決定采用了三級CPU控制的控制體系結構:第一級CPU為上位計算機,它實現對機器人的系統管理、協調控制以及完成機器人實時軌跡規劃等控制算法的運算;第二級CPU為高性能的DSP處理器,它輔之以具有高速并行處理能力的FPGA芯片,實現了對機器人多個關節的高速并行驅動;第三級CPU為交流伺服驅動處理器,它實現了機器人關節伺服電機的精確三閉環誤差驅動控制,以及電機的故障診斷和自動保護等功能。此外,我們采用比普通UART速度快得多的USB來實現上位計算機.與下位控制器之間的數據通信,這樣既保證了兩者之間連接方便,又有效的提高了控制系統的通信速度和可靠性。 機器人系統的軟件設計包括兩個部分:一是采用VC++實現的上位監控軟件系統,它主要負責機器人實時軌跡規劃等控制算法的運算,同時完成用戶與機器人系統之間的信息交互;二是采用C語言實現的下位DSP控制程序,它主要負責接收上位監控系統或者下位控制箱發送的控制信號,實現對機器人的實時驅動,同時還能夠實時的向上位監控系統或者下位控制箱反饋機器人的當前狀態信息。 研究開發出來的四關節實驗室機器人控制器具有控制實時性好、定位精度高、運行穩定可靠的特點,它允許用戶通過上位控制計算機實現對機器人的各種設定作業的控制,也可以讓用戶通過機器人控制箱現場對機器人進行回零、示教等各項操作。

    標簽: 實驗室 機器人控制器

    上傳時間: 2013-04-24

    上傳用戶:極客

  • 機器人運動控制卡的研究

    本論文對DSP和FPGA在交流伺服電機控制系統中的應用進行了詳細的設計,并完成了系統的規劃。論文完成的設計任務主要有:1、根據系統要求,詳細分析了運動控制系統,給出了運動控制系統的總體設計,提出了一套對已有外圍設備適用的設計方案。2、根據實際情況,提出了簡單易于實現、實時性好的軌跡插補算法,并給出了插補算法的軟件設計,并在DSP中得以實現。3、使用匯編語言進行軟件設計,完成了運動控制卡中由DSP完成的運動控制任務,即在插補計算的同時完成加減速控制和三軸聯動的協調控制,以及其后的脈沖分配數的計算。4、根據系統運動要求,使用FPGA芯片設計了可連續發送均勻分布脈沖的脈沖分配器,實現對交流伺服系統發送運動控制指令。并給出了VHDL在FPGA中的軟件實現。

    標簽: 機器人 運動控制卡

    上傳時間: 2013-04-24

    上傳用戶:kijnh

  • WiMAX接收機中AGC的算法研究和FPGA實現

    用戶對寬帶無線接入業務、尤其是對于寬帶無線化以及移動化的需求日益增加,使無線寬帶接入技術WiMAX(World interoperability for Microwave Access,即全球微波接入互操作性技術)應運而生、迅猛發展,成為這兩年業界關注的焦點。除了通常的互聯網接入應用外,它還將在提供IPTV和VOIP等寬帶業務方面取得成功,它還有可能成為一種先進的4G蜂窩電話技術。WiMAX未來將進入蜂窩電話、筆記本電腦和機頂盒等應用中。 本文在介紹WiMAX傳輸標準802.16d基礎上,詳細闡述了WiMAX接收機中信道解調芯片中的自動增益控制(Automatic Gain Control,AGC)部分。首先介紹了自動增益控制系統的基本組成和其主要特性指標,通過對一個步進式AGC的分析,得到AGC模型的輸出公式。然后針對WiMAX接收機內AGC系統中的模數轉換器以及AGC電路進行介紹和理論分析。本文采用SPW(Signal Processing WorkSystem)模型對AGC電路基本結構的算法分析,并結合仿真結果對AGC電路做了詳盡解說并對參數進行了解釋說明。 最后給出了基于SPW和FPGA(Field Programmable Gate Array)驗證的結果。通過SPW對AGC進行了單獨的性能測試,并結合整個系統的性能測試來說明AGC可以和系統的其他模塊協同工作。在FPGA測試中,可以證明用Verilog實現后AGC也同樣能較好的工作。 本文實現的基于導頻的步進式的數字AGC是針對WiMAX系統的自動增益控制電路提出的解決方案。此算法結合WiMAX系統的傳輸方式,提出的算法具有迅速鎖定信號的特點,能夠滿足WiMAX系統的要求。同時,由于各種關鍵參數設計為寄存器可配的方式,具有很好的靈活性,也就具有了更高的移植性,可以作為一種通用的數字AGC算法。

    標簽: WiMAX FPGA AGC 接收

    上傳時間: 2013-04-24

    上傳用戶:zhanditian

  • 動態可重構FPGA的布局布線算法研究

    可編程邏輯芯片特別是現場可編程門陣列(Field-Programmable Gate Array,FPGA)芯片的快速發展,使得新的芯片能夠根據具體應用動態地調整結構以獲得更好的性能,這類芯片稱為動態可重構FPGA芯片(Dynamically ReconfigurableFPGA,DRFPGA)。然而,使用這類芯片構建的可重構系統在實際應用前還有許多問題需要解決。一個基本的問題就是動態可重構FPGA芯片中的可重構功能單元(Reconfigurable Functional Unit,RFU)的模塊布局問題和模塊間的布線問題。 本文從基本的FPGA芯片結構和CAD算法談起,介紹了可重構計算的概念,建立了可重構計算系統模型和動態可重構FPGA芯片模型,在此模型上提出一個基于劃分和時延驅動的在線布局算法,和一個基于Pathfinder協商擁塞算法的布線算法,來解決動態可重構FPGA芯片的布局和布線問題。由硬件描述語言(Hardware Description Language,HDL)描述的電路首先被劃分成有限數目的層,然后將這些電路層布局到芯片的每一層,同時確保關鍵路徑的時延最小。實驗結果表明,布局算法與傳統的布局算法(或者文獻[37]中的算法)相比,在時延上平均減少27%,在線長上平均減少34%(或者11%),在運行時間上平均減少42%(或者97%)。布線算法與傳統的布線算法相比,能夠將線長降低26%,將水平通道寬度降低27%,顯示出較高的性能。

    標簽: FPGA 動態可重構 布局布線 算法研究

    上傳時間: 2013-05-24

    上傳用戶:Neoemily

  • 基于DSP和FPGA的CDMA多用戶檢測技術

    隨著社會的進步及移動用戶的迅猛增長,第三代移動通信越來越受到各界的重視。多用戶檢測技術是第三代移動通信中重要的技術之一;常規CDMA接收機采用匹配濾波器的結構,但是這種結構的接收機并沒有考慮到信道中多址干擾的存在,使彼此間影響減少來提高系統容量;而功控的方法也沒有從接收信號中真正去除多址干擾,只能緩解這種矛盾,不能從根本上解決問題。要想真正消除干擾,大幅度提高系統容量,必須通過多址對消和多用戶檢測技術。 本文首先介紹了CDMA的基本原理和多用戶檢測的基本原理。然后重點介紹和分析各種多用戶檢測的原理,然后依據多用戶檢測的四個技術指標對各種多用戶檢測的方法進行比較,從中選擇實現簡單,性能優越的解相關檢測器來作為實現的標的算法。 然后,本文重點研究分析解相關檢測器的原理,給出了實現解相關檢測器的系統設計的流程,其中包括硬件電路的搭建和軟件實現的方法。硬件電路是基于DSP(TI公司的TMS320C5402)和FPGA(Altera公司的EP1K10Q208-3)來完成。軟件部分主要采用C語言來完成。 本文系統研究了多用戶檢測技術,并實現了解相關算法,在理論研究和實際應用方面都有一定的價值。

    標簽: CDMA FPGA DSP 多用

    上傳時間: 2013-07-29

    上傳用戶:anpa

主站蜘蛛池模板: 永兴县| 花莲市| 峨边| 蓬溪县| 大宁县| 池州市| 上蔡县| 沁水县| 林芝县| 赤城县| 普兰县| 宜黄县| 夏河县| 张掖市| 确山县| 高密市| 樟树市| 砚山县| 铅山县| 南和县| 永嘉县| 巴南区| 玉山县| 苍南县| 汕头市| 五台县| 漾濞| 紫阳县| 康保县| 日喀则市| 合作市| 邵阳县| 曲阜市| 鹤庆县| 大方县| 柳江县| 周宁县| 梓潼县| 株洲县| 凤山市| 阿合奇县|