ALLEGRO15.X學(xué)習(xí)與的用（上）
標(biāo)簽： ALLEGRO 15
上傳時間： 2013-06-28
上傳用戶：003030
基于FPGA流水線CPU控制器的設(shè)計與實現(xiàn)：在FPGA上設(shè)計并實現(xiàn)了一種具有MIPS風(fēng)格的CPU硬布線控制器。
標(biāo)簽： FPGA CPU MIPS 控制器
上傳時間： 2013-08-06
上傳用戶：qw12
SAR-GMTI_Range_Compression_Implementation_in_FPGAs\\r\\n\\r\\n在多FPGA陣列上實現(xiàn)SAR距離脈壓，超長點數(shù)脈壓的FPGA實現(xiàn)
標(biāo)簽： FPGA SAR 陣列 脈壓
上傳時間： 2013-08-09
上傳用戶：13160677563
作為一個簡明的教程，主要宗旨是讓初學(xué)者快速地了解FPGA/SOPC（可編程片上系統(tǒng)）開發(fā)的流程。
標(biāo)簽： FPGA SOPC 可編程片上系統(tǒng) 流程
上傳用戶：hphh
在Altera的FPGA開發(fā)板上運行第一個FPGA程序，以后我還會陸續(xù)發(fā)布這方面的代碼
標(biāo)簽： FPGA Altera 開發(fā)板 運行
上傳時間： 2013-08-10
上傳用戶：windwolf2000
利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設(shè)計具有體積小、設(shè)計周期短（設(shè)計過程中即可實現(xiàn)時序仿真）、調(diào)試方便、故障率低、修改升級容易等特點
標(biāo)簽： CPLD VHDL 數(shù)字邏輯 器件
上傳時間： 2013-08-11
上傳用戶：hn891122
FPGA/SOPC開發(fā)教程,片上系統(tǒng)快速入門教程
標(biāo)簽： FPGA SOPC 開發(fā)教程 片上系統(tǒng)
上傳時間： 2013-08-12
上傳用戶：redmoons
在FPGA上實現(xiàn)的出租車計價器VHDL源代碼\r\n能實現(xiàn)里程計價、誤時計價等功能
標(biāo)簽： FPGA VHDL 出租車計價器 源代碼
上傳時間： 2013-08-13
上傳用戶：18888888888
用Altera CPLD做為控制器從Flash上讀取image文件對Altera FPGA編程
標(biāo)簽： Altera Flash image CPLD
上傳用戶：zwei41
買的開發(fā)板上自帶的例程，上傳與電子愛好的共享
標(biāo)簽： FPGA LED 開發(fā)板 測試
上傳用戶：whymatalab2
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
