亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

下一代網(wǎng)(wǎng)絡(luò)

  • JPEG2000算術(shù)編碼的研究與FPGA實現(xiàn)

    JPEG2000是由ISO/ITU-T組織下的IEC JTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標準.與JPEG(Joint Photographic Experts Group)相比,JPEG2000能夠提供更好的數(shù)據(jù)壓縮比,并且提供了一些JPEG所不具有的功能[1].JPEG2000具有的多種特性使得它具有廣泛的應用前景.但是,JPEG2000是一個復雜編碼系統(tǒng),目前為止的軟件實現(xiàn)方案的執(zhí)行時間和所需的存儲量較大,若想將JPEG2000應用于實際中,有著較大的困難,而用硬件電路實現(xiàn)JPEG2000或者其中的某些模塊,必然能夠減少JPEG200的執(zhí)行時間,因而具有重要的意義.本文首先簡單介紹了JPEG2000這一新的靜止圖像壓縮標準,然后對算術(shù)編碼的原理及實現(xiàn)算法進行了深入的研究,并重點探討了JPEG2000中算術(shù)編碼的硬件實現(xiàn)問題,給出了一種硬件最優(yōu)化的算術(shù)編碼實現(xiàn)方案.最后使用硬件描述語言(Very High Speed Integrated Circuit Hardware Description Language,VHDL)在寄存器傳輸級(Register Transfer Level,RTL描述了該硬件最優(yōu)化的算術(shù)編碼實現(xiàn)方案,并以Altera 20K200E FPGA為基礎(chǔ),在Active-HDL環(huán)境中進行了功能仿真,在Quartus Ⅱ集成開發(fā)環(huán)境下完成了綜合以及后仿真,綜合得到的最高工作時鐘頻率達45.81MHz.在相同的輸入條件下,輸出結(jié)果表明,本文設計的硬件算術(shù)編碼器與實現(xiàn)JPEG2000的軟件:Jasper[2]中的算術(shù)編碼模塊相比,處理時間縮短了30﹪左右.因而本文的研究對于JPEG2000應用于數(shù)字監(jiān)控系統(tǒng)等實際應用有著重要的意義.

    標簽: JPEG 2000 FPGA 算術(shù)編碼

    上傳時間: 2013-05-16

    上傳用戶:671145514

  • JPEG2000標準中算術(shù)編碼的FPGA設計與碼率控制算法的研究

    JPEG2000是由ISO/ITU-T組織下的IECJTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標準,其優(yōu)良的壓縮特性使得它將具有廣泛的應用領(lǐng)域。JPEG2000算法非常復雜,圖像編碼過程占用了大量的處理器時間開銷和內(nèi)存開銷,因而通過對JPEG2000算法進行優(yōu)化并采用硬件電路來實現(xiàn)JPEG2000標準的部分或全部內(nèi)容,對加快編碼速度從而擴展其應用領(lǐng)域有重要的意義。 本文的研究主要包括兩方面的內(nèi)容,其一是JPEG2000算術(shù)編碼器算法的研究與硬件設計,其二是JPEG2000碼率控制算法的研究與優(yōu)化算法的設計。在研究算術(shù)編碼器過程中,首先研究了JPEG2000中基于上下文的MQ算術(shù)編碼器的編碼原理和編碼流程,之后采用有限狀態(tài)機和二級流水線技術(shù),并在不影響關(guān)鍵路徑的情況下通過對算術(shù)編碼步驟優(yōu)化采用硬件描述語言對算術(shù)編碼器進行了設計,并通過了功能仿真與綜合。實驗證明該設計不但編碼速度快,而且流水線短,硬件設計的復雜度低且易于控制。 在研究碼率控制算法過程中,首先結(jié)合率失真理論建立了算法的數(shù)學模型,并驗證了該算法的有效性,之后深入分析了該數(shù)學模型的實現(xiàn)流程,找出影響算法效率的關(guān)鍵路徑。在對算法優(yōu)化時采用黃金分割點算法代替原來的二分查找法,并使用了碼塊R-D斜率最值記憶和碼率誤差控制算法。實驗證明,采用優(yōu)化算法在增加少量系統(tǒng)資源的情況下使得計算效率提高了60%以上。之后,分析了率失真理論與JPEG2000中PCRD-opt算法的具體實現(xiàn),又提出了一種失真更低的比特分配方案,即按照“失真/碼長”值從大到小通道編碼順序進行編碼,通過對該算法的仿真驗證,得出在固定碼率條件下新算法將產(chǎn)生更少的失真。

    標簽: JPEG 2000 FPGA 標準

    上傳時間: 2013-07-13

    上傳用戶:long14578

  • 小詞匯量非特定人孤立詞語音識別的FPGA實現(xiàn)

    語音識別技術(shù)是信息技術(shù)領(lǐng)域的重要發(fā)展方向之一,小詞匯量非特定人孤立詞語音識別是語音識別領(lǐng)域中一個具有廣泛應用背景的分支,在家電遙控、智能玩具、人機交互等領(lǐng)域有著重要的應用價值.語音識別芯片從20世紀90年代開始出現(xiàn),目前的語音識別芯片都是以DSP為核心集成的語音識別系統(tǒng),算法主要通過軟件實現(xiàn),為了提高速度和降低成本,下一代語音識別芯片將設計成軟硬件協(xié)同實現(xiàn),本文的目的是使用全硬件方法實現(xiàn)語音識別算法,為軟硬件協(xié)同實現(xiàn)的方案提供參考.本論文主要完成了以下工作:(1)在選定的FPGA平臺上,完成了整個系統(tǒng)的硬件設計.(2)對于硬件中難于實現(xiàn)而且占用較多資源的乘法器、求對數(shù)、求平方根以及快速傅立葉變換等關(guān)鍵模塊,本文都根據(jù)電路的具體特點,給出了巧妙的實現(xiàn)方案,完成了算法需要的功能.(3)設計中使用了模塊復用和流水線技術(shù).(4)根據(jù)設計結(jié)果,給出了各個模塊占用的硬件資源和運行速度.實驗結(jié)果表明,本文所設計的硬件系統(tǒng)能夠正常工作,在速度和面積方面都達到了設計要求.

    標簽: FPGA 詞匯 語音識別

    上傳時間: 2013-06-12

    上傳用戶:01010101

  • 基于FPGA的OFDM調(diào)制解調(diào)器的設計與實現(xiàn)

    正交頻分復用(OFDM)技術(shù)是一種多載波數(shù)字調(diào)制技術(shù),具有頻譜利用率高、抗多徑干擾能力強、成本低等特點,適合無線通信的高速化、寬帶化及移動化的需求,將成為下一代無線通信系統(tǒng)(4G)的核心調(diào)制傳輸技術(shù)。 本文首先描述了OFDM技術(shù)的基本原理。對OFDM的調(diào)制解調(diào)以及其中涉及的特性和關(guān)鍵技術(shù)等做了理論上的分析,指出了OFDM區(qū)別于其他調(diào)制技術(shù)的巨大優(yōu)勢;然后針對OFDM中的信道估計技術(shù),深入分析了基于FFT級聯(lián)的信道估計理論和基于聯(lián)合最大似然函數(shù)的半盲分組估計理論,在此基礎(chǔ)上詳細研究描述了用于OFDM系統(tǒng)的迭代的最大似然估計算法,并利用Matlab做了相應的仿真比較,驗證了它們的有效性。 而后,在Matlab中應用Simulink工具構(gòu)建OFDM系統(tǒng)仿真平臺。在此平臺上,對OFDM系統(tǒng)在多徑衰落、高斯白噪聲等多種不同的模型參數(shù)下進行了仿真,并給出了數(shù)據(jù)曲線,通過分析結(jié)果可正確評價OFDM系統(tǒng)在多個方面的性能。 在綜合了OFDM的系統(tǒng)架構(gòu)和仿真分析之后,設計并實現(xiàn)了基于FPGA的OFDM調(diào)制解調(diào)系統(tǒng)。首先根據(jù)802.16協(xié)議和OFDM系統(tǒng)的具體要求,設定了合理的參數(shù);然后從調(diào)制器和解調(diào)器的具體組成模塊入手,對串/并轉(zhuǎn)換,QPSK映射,過采樣處理,插入導頻,添加循環(huán)前綴,IFFT/FFT,幀同步檢測等各個模塊進行硬件設計,詳細介紹了各個模塊的設計和實現(xiàn)過程,并給出了相應的仿真波形和參數(shù)說明。其中,針對定點運算的局限性,為系統(tǒng)設計并自定義了24位的浮點運算格式,參與傅立葉反變換和傅立葉變換的運算,在系統(tǒng)參數(shù)允許的范圍內(nèi),充分利用了有限資源,提高了系統(tǒng)運算精度;然后重點描述了基于FPGA的快速傅立葉變換算法的改進、優(yōu)化和設計實現(xiàn),針對原始快速傅立葉變換FPGA實現(xiàn)算法運算空閑時間過多,資源占用較大的問題,提出了帶有流水作業(yè)功能、資源占用較少的快速傅立葉變換優(yōu)化算法設計方案,使之運用于OFDM基帶處理系統(tǒng)當中并加以實現(xiàn),結(jié)果滿足系統(tǒng)參數(shù)的需求。最后以理論分析為依據(jù),對整個OFDM的基帶處理系統(tǒng)進行了系統(tǒng)調(diào)試與性能分析,證明了設計的可行性。 綜上所述,本文完成了一個基于FPGA的OFDM基帶處理系統(tǒng)的設計、仿真和實現(xiàn)。本設計為OFDM通信系統(tǒng)的進一步改進提供了大量有用的數(shù)據(jù)。

    標簽: FPGA OFDM 調(diào)制解調(diào)器

    上傳時間: 2013-04-24

    上傳用戶:vaidya1bond007b1

  • 基于FPGA的H264視頻編碼器設計

    隨著多媒體編碼技術(shù)的發(fā)展,視頻壓縮標準在很多領(lǐng)域都得到了成功應用,如視頻會議(H.263)、DVD(MPEG-2)、機頂盒(MPEG-2)等等,而網(wǎng)絡帶寬的不斷提升和高效視頻壓縮技術(shù)的發(fā)展使人們逐漸把關(guān)注的焦點轉(zhuǎn)移到了寬帶網(wǎng)絡數(shù)字電視(IPTV)、流媒體等基于傳輸?shù)臉I(yè)務上來。帶寬的增加為流式媒體的發(fā)展鋪平了道路,而高效的視頻壓縮標準的出臺則是流媒體技術(shù)發(fā)展的關(guān)鍵。H.264/AVC是由國際電信聯(lián)合會和國際標準化組織共同發(fā)展的下一代視頻壓縮標準之一。新標準中采用了新的視頻壓縮技術(shù),如多模式幀間預測、1/4像素精度預測、整數(shù)DCT變換、變塊尺寸運動補償、基于上下文的二元算術(shù)編碼(CABAC)、基于上下文的變長編碼(CAVLC)等等,這些技術(shù)的采用大大提高了視頻壓縮的效率,更有利于寬帶網(wǎng)絡數(shù)字電視(IPTV)、流媒體等基于傳輸?shù)臉I(yè)務的實現(xiàn)。 本文主要根據(jù)視頻會議應用的需要對JM8.6代碼進行優(yōu)化,目標是實現(xiàn)基于Baseline的低復雜度的CIF編碼器,并對部分功能模塊進行電路設計。在設計方法上采用自頂向下的設計方法,首先對H.264編碼器的C代碼和算法進行優(yōu)化,并對優(yōu)化后的結(jié)果進行測試比較,結(jié)果顯示在圖像質(zhì)量沒有明顯降低的情況下,H.264編碼器編碼CIF格式視頻每秒達到15幀以上,滿足了視頻會議應用的實時性要求。然后,以C模型為參考對H.264編碼器的部分功能模塊電路進行設計。采用Verilog HDL實現(xiàn)了這些模塊,并在Quartus Ⅱ中進行了綜合、仿真、驗證。主要完成了Zig-zag掃描和CAVLC模塊的設計,詳細說明模塊的工作原理和過程,然后進行多組的仿真測試,結(jié)果與C模型相應部分的結(jié)果一致,證明了設計的正確性。

    標簽: FPGA H264 視頻編碼器

    上傳時間: 2013-06-11

    上傳用戶:kjgkadjg

  • Quartus II 6.0.rar

    6.0版的Quartus? II軟件包括了由FPGA供應商提供的第一款時序分析工具TimeQuest時序分析儀,為業(yè)界標準Synopsys設計約束(SDC)時序格式提供自然、全面的支持。這一最新版本還包括擴展的團隊設計功能,能夠有效管理高密度設計團隊之間的協(xié)作。這些改進迎合了當今高密度90nm的設計要求,同時為滿足客戶對更高密度FPGA的需求以及Altera發(fā)展下一代65nm產(chǎn)品系列打下了基礎(chǔ)。

    標簽: Quartus II

    上傳時間: 2013-05-21

    上傳用戶:sz_hjbf

  • OFDM發(fā)射機系統(tǒng)的FPGA設計

    無線局域網(wǎng)是計算機網(wǎng)絡技術(shù)和無線通信技術(shù)相結(jié)合的產(chǎn)物,是利用無線媒介傳輸信息的計算機網(wǎng)絡。在無線通信信道中,由于多徑時延不可避免地存在符號間干擾,正交頻分復用(OFDM)作為一種可以有效對抗符號間干擾(ISI)和提高頻譜利用率的高速傳輸技術(shù),引起了廣泛關(guān)注。在無線局域網(wǎng)(WLAN)系統(tǒng)中,OFDM調(diào)制技術(shù)已經(jīng)被采用作為其物理層標準,并且公認為是下一代無線通信系統(tǒng)中的核心技術(shù)。基于IEEE802.11a的無線局域網(wǎng)標準的物理層采用了OFDM技術(shù),能有效的對抗多徑信道衰落,達到54Mbps的速度,而未來而的IEEE802.11n將達到100Mbps的高速。因此,研發(fā)以OFDM為核心的原型機研究非常有必要。 本文在深入理解OFDM技術(shù)的同時,結(jié)合相應的EDA工具對系統(tǒng)進行建模并基于IEEE802.11a物理層標準給出了一種OFDM基帶發(fā)射機系統(tǒng)的FPGA實現(xiàn)方案。整個設計采用目前主流的自頂向下的設計方法,由總體設計至詳細設計逐步細化。在系統(tǒng)功能模塊的FPGA實現(xiàn)過程中,針對Xilinx一款160萬門的Spartan-3E XCS1600E芯片,依照:IEEE802.11a幀格式,對發(fā)射機系統(tǒng)各個模塊進行了詳細設計和仿真: (1)訓練序列生成模塊,包括長,短訓練序列; (2)信令模塊,包括卷積編碼,交織,BPSK調(diào)制映射; (3)數(shù)據(jù)模塊,包括加擾,卷積編碼,刪余,交織,BPSK/QPSK/16QAM/64QAM調(diào)制映射; (4)OFDM處理部分,包括導頻插入,加循環(huán)前綴,IFFT處理; (5)對整個發(fā)射處理部分聯(lián)調(diào),并給出仿真結(jié)果另外,還完成了接收機部分模塊的FPGA設計,并給出了相應的頂層結(jié)構(gòu)與仿真波形。最后提出了改進和進一步開發(fā)的方向。

    標簽: OFDM FPGA 發(fā)射機

    上傳時間: 2013-04-24

    上傳用戶:李彥東

  • 海信HDP2968CH/HDP2978CH(ASIC機芯8380)彩電電路圖

    海信HDP2968CH彩電電路圖海信HDP2968CH彩色電視機電路圖,海信HDP2968CH彩電圖紙,海信HDP2968CH原理圖

    標簽: HDP 2968 CH 2978

    上傳時間: 2013-05-21

    上傳用戶:zhangsan123

  • 《信號處理引論》

    ·《信號處理引論》【國外電子與通信教材系列】 【原書作者】:  [美]James H. McClellan/ Ronald W. Schafer/ Mark A. Yoder【譯者】:周利清 等【出版社】 : 電子工業(yè)出版社【出版日期】:2005年4月【文件格式】:超星        本書是作者根據(jù)他們近十年的教學和研究

    標簽: 信號處理

    上傳時間: 2013-04-24

    上傳用戶:shuiyuehen1987

  • 《嵌入式軟件基礎(chǔ):C語言與匯編的融合》

    ·《嵌入式軟件基礎(chǔ):C語言與匯編的融合》(Fundamentals of Embedded Software)(Daniel W. Lewis)英文版[PDF]

    標簽: 嵌入式軟件 C語言 匯編

    上傳時間: 2013-07-06

    上傳用戶:kernaling

主站蜘蛛池模板: 卢龙县| 凭祥市| 乌苏市| 武邑县| 江安县| 开鲁县| 涿州市| 正安县| 咸阳市| 朝阳县| 龙门县| 潢川县| 烟台市| 桂阳县| 拉萨市| 贵德县| 会东县| 彭阳县| 福建省| 从化市| 喀喇| 若尔盖县| 唐山市| 宁蒗| 海伦市| 蒙自县| 咸阳市| 灵宝市| 呈贡县| 蒲江县| 八宿县| 文水县| 五寨县| 甘谷县| 贡觉县| 威远县| 广平县| 嘉义市| 胶州市| 竹溪县| 乐都县|