<small id="xspgl"></small>
數(shù)據(jù)結(jié)構(gòu)的生成Fibonacci數(shù)列和下三角的例子
標(biāo)簽： Fibonacci 數(shù)據(jù)結(jié)構(gòu) 數(shù)列 下三角
上傳時間： 2013-12-28
上傳用戶：manking0408
（1）可以生成出一張下三角行的九九表 （2）可以一張平行四邊形*圖表 （3）河內(nèi)塔為問題
標(biāo)簽： 下三角 圖表
上傳時間： 2013-12-05
上傳用戶：linlin
下三角矩陣的算法 程序有簡單的下三角矩陣的輸入，輸出、查找、刪除， 簡單易懂
標(biāo)簽： 下三角 矩陣 算法 程序
上傳時間： 2016-11-28
上傳用戶：源弋弋
該壓縮包包含下三角表格采用抽象數(shù)據(jù)類型實現(xiàn)的頭文件和實現(xiàn)文件。
標(biāo)簽： 下三角 表格 抽象數(shù)據(jù)類型 頭文件
上傳時間： 2017-09-17
上傳用戶：jkhjkh1982
利用前代法求解下三角方程的Ax=b問題。
標(biāo)簽： MATLAB 下三角 矩陣
上傳時間： 2017-11-20
上傳用戶：zenghongrui
LDPC(低密度奇偶校驗碼)編碼是提高通信質(zhì)量和數(shù)據(jù)傳輸速率的關(guān)鍵技術(shù)。LDPC碼應(yīng)用于實際通信系統(tǒng)是本課題的研究重點。實際通信要求在LDPC碼長盡量短、碼率盡量高及硬件可實現(xiàn)的前提下，結(jié)合連續(xù)相位MSK調(diào)制，滿足歸一化信噪比SNR=2dB時，系統(tǒng)誤碼率低于10-4。根據(jù)課題背景，本文主要研究基于FPGA的LDPC編碼器設(shè)計與實現(xiàn)。 LDPC碼的編碼復(fù)雜度往往與其幀長的平方成正比，編碼復(fù)雜度大，成為編碼硬件實現(xiàn)的一個障礙；論文針對實際系統(tǒng)的預(yù)期指標(biāo)，通過對多種矩陣構(gòu)造算法的預(yù)選方案及影響LDPC碼性能參數(shù)仿真分析，基于1/2碼率，1024和2048兩種幀長，設(shè)計了三種編碼器的備選方案，分別為直接下三角編碼器，串行準(zhǔn)循環(huán)編碼器和二階準(zhǔn)循環(huán)編碼器。 對于每種編碼器，分別設(shè)計了其整體結(jié)構(gòu)，并對每種編碼器的功能模塊進(jìn)行深入研究，設(shè)計完成后利用第3方軟件MODELSIM對編碼器進(jìn)行了時序仿真；根據(jù)時序仿真結(jié)果和綜合報告對三種編碼方案進(jìn)行比較，最終選擇串行準(zhǔn)循環(huán)編碼器作為硬件實現(xiàn)的編碼方案。 最后，在FPGA中硬件實現(xiàn)了串行準(zhǔn)循環(huán)編碼器并對其進(jìn)行測試，利用MATLAB仿真程序和串口通信工具最終驗證了這種編碼器的正確性和硬件可實現(xiàn)性。
標(biāo)簽： LDPC FPGA 編碼器 實現(xiàn)研究
上傳時間： 2013-08-02
上傳用戶：林魚2016
burg法估計AR（P)模型參數(shù)的算法。里面ef是前項誤差bf是后項誤差，mse是預(yù)測誤差的均方值。程序的最后輸出的是把各階預(yù)測誤差放在一個下三角距陣中
標(biāo)簽： burg 誤差 模型參數(shù) 算法
上傳時間： 2013-12-20
上傳用戶：wmwai1314
這是用vc編的LU分解法，也叫杜利 特兒法，子過程LUDCMP將矩陣分解 為上三角和下三角矩陣，子過程LU BKSB利用LUDCMP的分解結(jié)果得到線 性方程組的解
標(biāo)簽： 分解
上傳時間： 2014-09-07
上傳用戶：dave520l
本題采用的計算方法為：矩陣的 分解和Cholesky分解。根據(jù)Gauss消去法的的矩陣意義，可以將矩陣A分解為一個單位下三角矩陣與一個上三角矩陣的乘積即：即矩陣的LU分解A=LU，進(jìn)而可以分解為： 的形式。當(dāng)A為對稱矩陣時，A可分解為： 的形式。
標(biāo)簽： Cholesky Gauss 矩陣 分解
上傳時間： 2015-10-22
上傳用戶：hopy
矩陣的實現(xiàn),相加,相左,相乘，上三角，下三角，置換
標(biāo)簽： 矩陣
上傳時間： 2016-02-25
上傳用戶：yoleeson
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
