亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

基于ARM架構(gòu)的嵌入式系統(tǒng)開發(fā)平臺設(shè)計與應(yīng)用研究

嵌入式系統(tǒng)產(chǎn)品開發(fā)現(xiàn)已成為IT產(chǎn)業(yè)的主流發(fā)展方向之一，在不同應(yīng)用領(lǐng)域的嵌入式系統(tǒng)產(chǎn)品開發(fā)中，都涉及到的一個共性關(guān)鍵技術(shù)是：嵌入式系統(tǒng)開發(fā)平臺的研究與設(shè)計。 本文密切結(jié)合實際科研項目，采用軟、硬件協(xié)同設(shè)計的研究方法，設(shè)計了一套基于ARM微處理器架構(gòu)的嵌入式系統(tǒng)開發(fā)平臺，為應(yīng)用系統(tǒng)的開發(fā)者完成了大部分共性的底層設(shè)計工作，并針對現(xiàn)代酒店客房管理與控制系統(tǒng)的功能要求，以此平臺為基礎(chǔ)，開發(fā)了一個樓層機控制系統(tǒng)，并成功運用于深圳某國際大酒店的客房控制系統(tǒng)中，驗證了本文研發(fā)成果的有效性和推廣應(yīng)用價值。 論文首先分析了當前國內(nèi)外嵌入式系統(tǒng)的研究現(xiàn)狀，然后研究了基于S3C44BOX開發(fā)板的硬件設(shè)計和實現(xiàn)過程，分別給出了電源模塊、MCU核心模塊、存儲器模塊、I/O接口模塊、通信接口模塊、調(diào)試以及系統(tǒng)擴展接口等主要模塊的設(shè)計方法和電氣原理圖；使用CPLD實現(xiàn)了多功能JTAG調(diào)試器，在SDT環(huán)境下完成了硬件調(diào)試工作；研究了嵌入式操作系統(tǒng)的移植技術(shù)，針對VxWorks操作系統(tǒng)下載與應(yīng)用，開發(fā)了適用于S3C44BOX的板級支持包，成功完成了BootRom和VxWorks兩種映像的生成和加載；在論文的最后，研究了本平臺在酒店客房控制系統(tǒng)中的實際應(yīng)用方法，設(shè)計其作為樓層機的實現(xiàn)方案，討論了網(wǎng)絡(luò)通信與控制的工作原理，并給出了主要程序的流程圖。

標簽： ARM 架構(gòu) 嵌入式 平臺設(shè)計

上傳時間： 2013-06-02

上傳用戶：banyou

保密通信中RS編解碼的FPGA實現(xiàn)

由于信道中存在干擾,數(shù)字信號在信道中傳輸?shù)倪^程中會產(chǎn)生誤碼.為了提高通信質(zhì)量,保證通信的正確性和可靠性,通常采用差錯控制的方法來糾正傳輸過程中的錯誤.本文的目的就是研究如何通過差錯控制的方法以提高通信質(zhì)量,保證傳輸?shù)恼_性和可靠性.重點研究一種信道編解碼的算法和邏輯電路的實現(xiàn)方法,并在硬件上驗證,利用碼流傳輸?shù)臏y試方法,對設(shè)計進行測試.在以上的研究基礎(chǔ)之上,橫向擴展和課題相關(guān)問題的研究,包括FPGA實現(xiàn)和高速硬件電路設(shè)計等方面的研究. 糾錯碼技術(shù)是一種通過增加一定的冗余信息來提高信息傳輸可靠性的有效方法.RS碼是一種典型的糾錯碼,在線性分組碼中,它具有最強的糾錯能力,既能糾正隨機錯誤,也能糾正突發(fā)錯誤.在深空通信,移動通信以及數(shù)字視頻廣播等系統(tǒng)中具有廣泛的應(yīng)用,隨著RS編碼和解碼算法的改進和相關(guān)的硬件實現(xiàn)技術(shù)的發(fā)展,RS碼在實際中的應(yīng)用也將更加廣泛. 在研究中,對所研究的問題進行分解,集中精力研究課題中的重點和難點,在各個模塊成功實現(xiàn)的基礎(chǔ)上,成功的進行系統(tǒng)組合,協(xié)調(diào)各個模塊穩(wěn)定的工作. 在本文中的EDA設(shè)計中,使用了自頂向下的設(shè)計方法,編解碼算法每一個子模塊分開進行設(shè)計,最后在頂層進行元件例化,正確實現(xiàn)了編碼和解碼的功能. 本文首先介紹相關(guān)的數(shù)字通信背景；接著提出糾錯碼的設(shè)計方案,介紹RS(31,15)碼的編譯碼算法和邏輯電路的實現(xiàn)方法,RTL代碼編寫和邏輯仿真以及時序仿真,并討論了FPGA設(shè)計的一般性準則以及高速數(shù)字電路設(shè)計的一些常用方法和注意事項；最后設(shè)計基于FPGA的硬件電路平臺,并利用靜態(tài)和動態(tài)的方法對編解碼算法進行測試. 通過對編碼和解碼算法的充分理解,本人使用Verilog HDL語言對算法進行了RTL描述,在Altera公司Cyclone系列FPGA平臺上面實現(xiàn)了編碼和解碼算法. 其中,編碼的最高工作頻率達到158MHz,解碼的最高工作頻率達到91MHz.在進行硬件調(diào)試的時候,整個系統(tǒng)工作在30MHz的時鐘頻率下,通過了硬件上的靜態(tài)測試和動態(tài)測試,并能夠正確實現(xiàn)預(yù)期的糾錯功能.

標簽： FPGA 保密通信 RS編解碼

上傳時間： 2013-07-01

上傳用戶：liaofamous

FPGA在雷達信號處理中的設(shè)計與應(yīng)用

　　本文首先介紹了利用FPGA設(shè)計數(shù)字電路系統(tǒng)的流程和雷達數(shù)字信號處理的主要內(nèi)容。　　在第二章中主要闡述了FIR數(shù)字濾波器的窗函數(shù)設(shè)計方法，并應(yīng)用FIR濾波器設(shè)計數(shù)字動目標顯示和數(shù)字動目標檢測系統(tǒng)；脈沖壓縮處理是現(xiàn)代雷達信號處理的一個重要組成部分，線性調(diào)頻信號和二相巴克碼的脈沖壓縮處理方法在第三章做了重點描述。　　Cyclone系列芯片是高性價比，基于1.5V、0.13um采用銅制層的SRAM工藝。它是第一種支持配置數(shù)據(jù)解壓的FPGA芯片。論文設(shè)計的最后部分是利用Altera公司Cyclone系列FPGA芯片EP1C6F256C6和EPCS4配置芯片設(shè)計設(shè)計SD轉(zhuǎn)換器，在QuartusⅡ4.0下采用VHDL語言和邏輯電路圖結(jié)合的設(shè)計方法，經(jīng)過仿真并最終實現(xiàn)了硬件設(shè)計。　　設(shè)計結(jié)果表明電路性能可靠，SD轉(zhuǎn)換的精度較高，完全滿足設(shè)計的要求。

標簽： FPGA 雷達信號處理 中的設(shè)計

上傳時間： 2013-06-26

上傳用戶：華華123

JPEG2000標準中算術(shù)編碼的FPGA設(shè)計與碼率控制算法的研究

JPEG2000是由ISO/ITU-T組織下的IECJTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標準，其優(yōu)良的壓縮特性使得它將具有廣泛的應(yīng)用領(lǐng)域。JPEG2000算法非常復(fù)雜，圖像編碼過程占用了大量的處理器時間開銷和內(nèi)存開銷，因而通過對JPEG2000算法進行優(yōu)化并采用硬件電路來實現(xiàn)JPEG2000標準的部分或全部內(nèi)容，對加快編碼速度從而擴展其應(yīng)用領(lǐng)域有重要的意義。 本文的研究主要包括兩方面的內(nèi)容，其一是JPEG2000算術(shù)編碼器算法的研究與硬件設(shè)計，其二是JPEG2000碼率控制算法的研究與優(yōu)化算法的設(shè)計。在研究算術(shù)編碼器過程中，首先研究了JPEG2000中基于上下文的MQ算術(shù)編碼器的編碼原理和編碼流程，之后采用有限狀態(tài)機和二級流水線技術(shù)，并在不影響關(guān)鍵路徑的情況下通過對算術(shù)編碼步驟優(yōu)化采用硬件描述語言對算術(shù)編碼器進行了設(shè)計，并通過了功能仿真與綜合。實驗證明該設(shè)計不但編碼速度快，而且流水線短，硬件設(shè)計的復(fù)雜度低且易于控制。 在研究碼率控制算法過程中，首先結(jié)合率失真理論建立了算法的數(shù)學模型，并驗證了該算法的有效性，之后深入分析了該數(shù)學模型的實現(xiàn)流程，找出影響算法效率的關(guān)鍵路徑。在對算法優(yōu)化時采用黃金分割點算法代替原來的二分查找法，并使用了碼塊R-D斜率最值記憶和碼率誤差控制算法。實驗證明，采用優(yōu)化算法在增加少量系統(tǒng)資源的情況下使得計算效率提高了60％以上。之后，分析了率失真理論與JPEG2000中PCRD-opt算法的具體實現(xiàn)，又提出了一種失真更低的比特分配方案，即按照“失真/碼長”值從大到小通道編碼順序進行編碼，通過對該算法的仿真驗證，得出在固定碼率條件下新算法將產(chǎn)生更少的失真。

標簽： JPEG 2000 FPGA 標準

上傳時間： 2013-07-13

上傳用戶：long14578

OFDM系統(tǒng)中信道均衡的技術(shù)研究及基于FPGA的實現(xiàn)

最新的研究進展是OFDM的出現(xiàn)，并且在2000年出現(xiàn)了第一個采用此技術(shù)的無線標準(HYPERLAN-Ⅱ)。由于它與TDMA及CDMA相比能處理更高數(shù)據(jù)速率，因此可以預(yù)想在第四代系統(tǒng)中也將使用此技術(shù)。 寬帶應(yīng)用和高速率數(shù)據(jù)傳輸是OFDM調(diào)制/多址技術(shù)通信系統(tǒng)的重要特征之一。作者通過參與國家863計劃項目“OFDM通信系統(tǒng)”一年以來的研發(fā)工作，對OFDM通信系統(tǒng)及相關(guān)技術(shù)有了深入的理解，積累了大量實際經(jīng)驗，并在相關(guān)工作中取得了部分研究成果。 另一方面，關(guān)于寬帶自適應(yīng)均衡技術(shù)的研究在近年來也引起了廣泛的關(guān)注。它是補償信道畸變的重要的技術(shù)之一。作者通過參與該項目FPGA部分的開發(fā)與調(diào)試工作，基于單片F(xiàn)PGA實現(xiàn)了均衡部分；此外，作者在頻域自適應(yīng)均衡算法方面也取得了一些理論成果。 本文的主體部分就是根據(jù)上述工作的內(nèi)容展開的。 首先介紹了本課題相關(guān)技術(shù)的發(fā)展情況，主要包括：OFDM系統(tǒng)的技術(shù)原理、技術(shù)優(yōu)勢、歷史和現(xiàn)狀，均衡技術(shù)的特點和發(fā)展等。末尾敘述了本課題的來源和研究意義，并簡介了作者的主要工作和貢獻。確定將WSSUS分布和瑞利衰落作為本文研究的信道模型。主要分析了常用的時域均衡器，均是單載波非擴頻數(shù)字調(diào)制中常用到的均衡器和均衡算法，為接下來的進一步研究作理論參考。 接著，論述了均衡必須用到的信道估計技術(shù)。重點就該方案的核心算法(頻域均衡算法)進行了數(shù)學上進行了較深入的研究，建立系統(tǒng)模型，并據(jù)此推導(dǎo)了三種頻域均衡的算法：頻域消除HICI，Gauss-Seidel迭代算法，頻域線性內(nèi)插。采用WSSUS信道模型進行了計算機仿真，得出了采用這些均衡算法在不同條件下的性能曲線。并且系統(tǒng)地、有重點地對該方案的原理和實質(zhì)進行了較深入的討論。歸納比較了各種算法的算法復(fù)雜度和能達到的性能，并且結(jié)合信道糾錯編解碼進行了細致的分析。進一步嘗試設(shè)計了無線局域網(wǎng)OFDM系統(tǒng)的設(shè)計，采用典型的歐洲Hyperlan2系統(tǒng)為例，把研究成果引入到實際的整個系統(tǒng)中來看。結(jié)合具體的系統(tǒng)指出了該均衡算法在抗衰落和相位偏移方面的應(yīng)用。 最后，描述了利用Xilinx的xc2v3000-4FG676型號芯片針對OFDM系統(tǒng)實現(xiàn)頻域自適應(yīng)均衡的方法，主要給出了設(shè)計方法、時序仿真結(jié)果和處理速度估值等；并結(jié)合最新的FPGA發(fā)展動態(tài)和特點，對基于FPGA實現(xiàn)其他均衡算法的升級空間進行了討論。 本文的結(jié)束語中，對作者在本文中所作貢獻進行了總結(jié)，并指出了仍有待深入研究的幾個問題。

標簽： OFDM FPGA 信道

上傳時間： 2013-04-24

上傳用戶：

FPGA用于160Gbs高速光纖通信系統(tǒng)中PMD補償?shù)难芯?/a>

標簽： FPGA 160 Gbs PMD

上傳時間： 2013-04-24

上傳用戶：suxuan110425

紅外動目標識別跟蹤系統(tǒng)DSPFPGA硬件設(shè)計與實現(xiàn)

視頻目標識別與跟蹤技術(shù)是當今世界重要的研究課題,它涉及圖像處理、自動控制、計算機應(yīng)用等學科,該文主要論述該項目的具體實現(xiàn)及相關(guān)理論分析,重點在于該系統(tǒng)的硬件模塊實現(xiàn)及分析.該系統(tǒng)的硬件模塊是典型的高速數(shù)字電路,這也是當今世界電路設(shè)計的一大熱點.同時,該系統(tǒng)的硬件模塊不同于傳統(tǒng)的模擬、數(shù)字電路.嚴格的說它是基于可編程芯片的系統(tǒng)(System On Programmable Chip).它與傳統(tǒng)電路的最大不同在于,硬件模塊本身不具備任何功能,但該硬件模塊可以與相應(yīng)的軟件結(jié)合(此處,我們將FPGA中的可編程指令也廣義的歸入軟件范疇),實現(xiàn)相應(yīng)的功能.換言之,該硬件模塊通過換用其他軟件,可以實現(xiàn)其他功能.所以從這個意義上講,我們也可以將其稱為基于可編程芯片的通用平臺系統(tǒng)(General System On Programmable Chip).此外,該文還對該系統(tǒng)進行了嘗試性的層狀結(jié)構(gòu)描述,這種描述同樣適用于其它IT目的或電子系統(tǒng).

標簽： DSPFPGA 紅外 目標識別 硬件設(shè)計

上傳時間： 2013-04-24

上傳用戶：yumiaoxia

基于FPGA的MPEG4編解碼芯片開發(fā)系統(tǒng)設(shè)計研究

MPEG-4是目前非常流行的視頻壓縮標準,基于MPEG-4的視頻處理系統(tǒng)有兩種體系結(jié)構(gòu):可編程結(jié)構(gòu)和專用結(jié)構(gòu).可編程結(jié)構(gòu)靈活,適用范圍廣,易于升級,但電路復(fù)雜,電路功耗大.專用視頻編解碼器結(jié)構(gòu)硬件開銷小,處理速度高.該文主要研究專用的MPEG-4視頻編解碼芯片設(shè)計方法.目前市場上MPEG-4視頻編解碼芯片主要是Simple Profile級別的,而我們設(shè)計的芯片要實現(xiàn)Advanced Simple Profile級別.該文采用了一種基于大規(guī)模FPGA的軟硬件相結(jié)的芯片設(shè)計方案,我們設(shè)計了基于FPGA的MPEG-4芯片設(shè)計開發(fā)平臺,完成算法的硬件仿真與測試.論文圍繞基于FPGA的MPEG-4芯片開發(fā)系統(tǒng)設(shè)計,分為兩個部分.第一部分介紹了目前國內(nèi)外實現(xiàn)MPEG-4視頻處理系統(tǒng)的主要方法和應(yīng)用,概述了國際上MPEG-4視頻編解碼芯片設(shè)計的一般方法及其發(fā)展趨勢,詳細描述了我們的基于FPGA的MPEG-4編解碼芯片開發(fā)系統(tǒng)的結(jié)構(gòu).第二部分重點講述了基于FPGA的MPEG-4芯片開發(fā)系統(tǒng)各個電路模塊的設(shè)計,包括電源模塊、FPGA配置模塊、時鐘生成模塊、視頻輸入/輸出模塊、RS232串口模塊、以太網(wǎng)接口模塊、USB接口模塊等.同時也介紹了I

標簽： MPEG4 FPGA 編解碼芯片 開發(fā)系統(tǒng)

上傳時間： 2013-06-15

上傳用戶：it男一枚

高速FPGA在激光回波檢測中的應(yīng)用

激光測距是激光技術(shù)在軍事上最早和最成熟的應(yīng)用，自1961．年美國休斯飛機公司研制成功世界上第一臺激光測距機之后，激光測距技術(shù)發(fā)展迅速。如今，它已經(jīng)被廣泛運用于軍用領(lǐng)域和民用領(lǐng)域。為了進一步提高我國激光測距水平，研制更高性能激光測距機依然是我國國防科技研究中的重要課題之一。其中，測距精度是激光測距機的一個重要參數(shù)。而激光測距機能否準確的檢測激光回波信號將直接影響測距精度。 脈沖激光測距系統(tǒng)主要包括激光發(fā)射子系統(tǒng)、激光回波探測子系統(tǒng)、回波檢測與主控子系統(tǒng)、終端顯示子系統(tǒng)等組成。其中設(shè)計高精度激光回波檢測與主控子系統(tǒng)是實現(xiàn)高精度激光測距的核心問題。傳統(tǒng)激光回波檢測與主控子系統(tǒng)通常采用分立元件和小規(guī)模集成電路設(shè)計，電路復(fù)雜且精度較低。隨著數(shù)字電路設(shè)計技術(shù)的發(fā)展，已出現(xiàn)大規(guī)模可編程邏輯器件FPGA(現(xiàn)場可編程門陣列)和CPLD(復(fù)雜可編程邏輯器件)。采用FPGA代替?zhèn)鹘y(tǒng)的分立元件和小規(guī)模集成電路來設(shè)計激光回波檢測與主控子系統(tǒng)，不僅提高了回波檢測精度，同時簡化了整個測距系統(tǒng)的設(shè)計。 本文研究了將激光回波信號直接送入FPGA進行檢測的方案。同時，采用這種方案設(shè)計了一種激光回波檢測系統(tǒng)，并把它成功運用在一引信項目中。這種方案電路設(shè)計簡單，易于實現(xiàn)。在實際應(yīng)用中，由于激光回波探測子系統(tǒng)只是完成由光信號到電信號的轉(zhuǎn)換及簡單放大，理論分析和試驗結(jié)果均表明，采用該方案進行回波檢測的精度較低，這種回波檢測方法也只能應(yīng)用在測距精度要求低的項目中。 為了滿足另一高精度測距項目的需要，在FPGA直接進行激光回波檢測方案的基礎(chǔ)上，設(shè)計了一種高精度激光回波檢測系統(tǒng)。文中介紹了其實現(xiàn)原理，理論上分析了該系統(tǒng)所能達到的回波檢測精度及整機測距系統(tǒng)的測距精度。與第一種方案相比，該方案引入了超高速數(shù)據(jù)采集電路。由于采樣速率高達lGsps，該方案實現(xiàn)的難點在于如何保證數(shù)據(jù)采集電路的穩(wěn)定工作。文中從總體方案的設(shè)計，到器件的選型，硬件電路板的實現(xiàn)等方面做了詳細的闡述，最終完成了系統(tǒng)硬件電路設(shè)計。接著介紹了系統(tǒng)程序設(shè)計。后面給出了試驗測試結(jié)果，該系統(tǒng)工作穩(wěn)定，性能良好。系統(tǒng)設(shè)計中引入的超高速數(shù)據(jù)采集電路有著廣泛的應(yīng)用，為其他相關(guān)設(shè)計提供了參考。最后，對全文做了工作總結(jié)，并給出了接下來的后續(xù)工作與展望。 本文在高速FPGA對激光回波信號檢測方向取得了一定的成果，為進一步研究提供了參考價值。

標簽： FPGA 激光 回波 中的應(yīng)用

上傳時間： 2013-06-13

上傳用戶：cy1109

卷積碼在CDMA2000中的應(yīng)用及其譯碼器FPGA實現(xiàn)

數(shù)字信息在有噪聲的信道中傳輸時，受到噪聲的影響，誤碼總是不可避免的。根據(jù)香農(nóng)信息理論，只要使Es/N0足夠大，就可以達到任意小的誤碼率。采用差錯控制編碼，即信道編碼技術(shù)，可以在一定的Es/N0條件下有效地降低誤碼率。按照對信息元處理方式不同，信道編碼分為分組碼與卷積碼兩類。卷積碼的k0和n0較小，實現(xiàn)最佳譯碼與準最佳譯碼更加容易。卷積碼運用廣泛，被ITU選入第三代移動通信系統(tǒng)，作為包括WCDMA，CDMA2000和TD-SCDMA在內(nèi)的信道編碼的標準方案。 本文研究了CDMA2000業(yè)務(wù)通道中的幀結(jié)構(gòu)，對CDMA2000系統(tǒng)中的卷積碼特性及維特比譯碼的性能限進行了分析，并基于MATLAB平臺做了相應(yīng)的譯碼性能仿真。我們設(shè)計了一種可用于CDMA2000通信系統(tǒng)的通用、高速維特比譯碼器。該譯碼器在設(shè)計上具有以下創(chuàng)新之處：(1)采用通用碼表結(jié)構(gòu)，支持可變碼率；幀控制模塊和頻率控制器模塊的設(shè)計中采用計數(shù)器、定時器等器件實現(xiàn)了可變幀長、可變數(shù)據(jù)速率的數(shù)據(jù)幀處理方式。(2)結(jié)合流水線結(jié)構(gòu)思想，利用四個ACS模塊并行運行，加快數(shù)據(jù)處理速度；在ACS模塊中，將路徑度量值存貯器的存儲結(jié)構(gòu)進行優(yōu)化，防止數(shù)據(jù)讀寫的阻塞，縮短存儲器讀寫時間，使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長度的溢出，提出了保護處理策略。我們還將設(shè)計結(jié)果在APEXEP20K30E芯片上進行了硬件實現(xiàn)。該譯碼器芯片具有可變的碼率和幀長處理能力，可以運行于40MHZ系統(tǒng)時鐘下，內(nèi)部最高譯碼速度可達625kbps。本文所提出的維特比譯碼器硬件結(jié)構(gòu)具有很強的通用性和高速性，可以方便地應(yīng)用于CDMA2000移動通信系統(tǒng)。

標簽： CDMA 2000 FPGA 卷積碼

上傳時間： 2013-06-24

上傳用戶：lingduhanya